...
机译:门控纳米线INAS / Si heteroP通道TFET的仿真研究及界面陷阱的影响
SRMIST Dept Phys &
Nanotechnol Ctr Mat Sci &
Nano Devices Chennai Tamil Nadu India;
Natl Chiao Tung Univ Dept Mat Sci &
Engn Hsinchu Taiwan;
SRMIST Dept Phys &
Nanotechnol Ctr Mat Sci &
Nano Devices Chennai Tamil Nadu India;
SRMIST Dept Phys &
Nanotechnol Ctr Mat Sci &
Nano Devices Chennai Tamil Nadu India;
SRMIST Dept Phys &
Nanotechnol Ctr Mat Sci &
Nano Devices Chennai Tamil Nadu India;
Interface traps; InAs/Si interface; Si/Oxide interface; Trap Assisted Tunneling; Thermionic emission; Tunnel field effect transistor;
机译:门控纳米线INAS / Si heteroP通道TFET的仿真研究及界面陷阱的影响
机译:集成在Si上的横向InAs / Si p型隧道FET-第2部分:界面陷阱影响的仿真研究
机译:梯形和三角形通道横截面的转角角对具有半栅结构的硅纳米线场效应晶体管的电性能的影响
机译:异质结和氧化物界面陷阱对InAs / Si和InAs / GaAsSb纳米线隧道FET性能的影响
机译:短沟道效应抑制和处理双栅极 - 全面Si纳米线晶体管中的过程变异性
机译:异质栅介电隧穿场效应晶体管(HG TFET)的演示
机译:si上集成的横向Inas / si p型隧道FET - 第2部分:界面陷阱影响的仿真研究