机译:关于并行H.264 / AVC速率失真优化基准配置文件编码器
Department of Computer Science and Information Engineering National Cheng Kung University Tainan, 701 Taiwan;
rnDepartment of Electrical Engineering National Cheng Kung University Tainan, 701 Taiwan;
rnDepartment of Computer Science and Information Engineering National Cheng Kung University Tainan, 701 Taiwan;
rnDepartment of Electrical Engineering National Cheng Kung University Tainan, 701 Taiwan;
H.264/AVC; rate-distortion optimization; distributed shared memory system; parallel video encoder; cluster computing system;
机译:基于速率失真优化的H.264 / AVC编码器架构设计
机译:用于速率失真优化的H.264 / AVC编码器的恒定比特率多阶段速率控制
机译:恒定比特率多级速率控制,用于速率失真优化的H.264 / AVC编码器
机译:对基线配置文件的并行化概念的评估兼容H.264 / AVC解码器
机译:使用并行编程技术减少h.264基线配置文件的编码时间。
机译:一种在医疗保健的H.264 / AVC编码视频中同步嵌入生理信号的数据隐藏技术
机译:使用图形处理单元和专用硬件的并行H.264 / AVC快速速率失真优化的运动估计