机译:子图同构问题的数据相关硬件的设计和评估
Department of Knowledgebased Information Engineering, Toyohashi University of Technology, Toyohashi-shi, 441-8580 Japan;
FPGA; custom circuit; graph algorithm; NP-complete; partial evaluation;
机译:AES加密算法的数据相关硬件的设计和评估
机译:利用集线器位置和子图同样的城市空中移动网络设计方法
机译:子图同构问题在定制电路设计中的权衡
机译:促进剂设计的促进剂设计
机译:使用多线程工作负载综合的多核处理器和硬件事务性存储器设计空间评估和优化。
机译:基于概念标签的结构同构和语义相似性识别基因本体中的相似非格子图
机译:子图同构问题的加速器设计评估
机译:路边硬件设计分析程序和验收标准评估。第3卷。评估报告前230崩溃测试