高位合成を意識した変数の有効データ範囲解析手法の検討

摘要

The digital circuit becomes more complex and larger scale recently, and behavioral synthesis that use behavioral description languages such as C language has been paid attention. A high level synthesis has higher abstraction level and productivity than past techniques. This paper describes the bitwidth analysis technique for behavioral synthesis based on the effective value range of each variables. Reducing the necessary bitwidth improves area, power and delay of circuits, so it is important for the quality of high level synthesis. Our bitwidth analysis technique constructs the control/data flow graph translated from C programs and analyzes the necessary bitwidth of each variables with the effective value range of each variables.%現在，ハードウェア設計の分野では実装する機能の大規模化・複雑化に伴い，C言語ライクな設計言語を用いた動作記述による設計手法（高位合成）への関心が高まっている．動作記述は従来のRTL（Register Transfer Level）記述による設計と比較して抽象度が高く，生産性を高めることができる．本稿では，特に高位合成時におけるデータパスの最適化を目的として，変数や演算器に必要な最小ビット幅を解析する手法を提案する．必要ビット幅の削減は，ハードウェアの面積だけでなく，消費電力，遅延の改善にも大きな影響を与えるため，高位合成後の回路の品質を高めるためにも重要である．本手法では，C言語プログラムからSSA（Static Single Assignment）形式のコントロール/データフローグラフを構築し，ある変数の有効データ範囲から次の変数の有効データ範囲を求める．この処理をグラフの入口ノードから出口ノードへ，出口ノードから入口ノードへと収束するまで繰り返すことで各変数の最小限必要なビット幅を解析する．