...
机译:低错误层多速率低密度奇偶校验码解码器的代码构造和FPGA实现
decoding; encoding; field programmable gate arrays; logic design; parity check codes; FPGA implementation; Xilinx field-programmable gate array device; code construction; code-rate LDPC decoders; cycle elimination algorithm; diverse interference conditions; error c;
机译:低错误率多速率低密度奇偶校验码解码器的代码构造和FPGA实现
机译:常规低密度奇偶校验码解码器的FPGA实现
机译:(3,6)-常规低密度奇偶校验码解码器的FPGA实现
机译:具有多速率容量的低误码率和接近容量的低密度奇偶校验码解码器的VLSI实现
机译:VLSI实现低错误率多速率容量低密度奇偶校验码解码器。
机译:分层最小和迭代构建的一个区域高效和高吞吐量的后验概率LDPC解码器
机译:() - 常规低密度奇偶校验码译码器的FpGa实现