OFDM modulation; VLSI; decoding; field programmable gate arrays; parity check codes; LDPC; OFDM; VLSI implementation; Xilinx FPGA device; capacity-approaching decoder; cycle elimination algorithm; low-density parity-check code decoder; low-error-floor decoder; multi-;
机译:低错误层多速率低密度奇偶校验码解码器的代码构造和FPGA实现
机译:低错误率多速率低密度奇偶校验码解码器的代码构造和FPGA实现
机译:基于低密度奇偶校验码的接近容量的带宽高效编码调制方案
机译:VLSI实现低误差楼层和容量接近的低密度奇偶校验码解码器,具有多速率容量
机译:VLSI实现低错误率多速率容量低密度奇偶校验码解码器。
机译:以高容量肽为中心的平台解码癌损伤的蛋白质组学反应
机译:基于低密度奇偶校验码的容量接近带宽有效编码调制方案