...
机译:传输晶体管逻辑的多级分解技术
机译:传输晶体管逻辑的多级分解技术
机译:传输晶体管逻辑的多级分解技术
机译:采用传输晶体管逻辑电路技术的低压低功耗按2/3分频计数器设计
机译:一种新的低压硅式绝缘体(SOI)CMOS互补通晶体管逻辑(CPL)电路,使用不对称动态阈值通晶晶体管(ADTPT)技术
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:通过晶体管逻辑的多级分解技术
机译:生产工程测量:改进生产技术以提高硅平面外延的可靠性; TRaNsIsTOR(WX-4001),LOGIC GaTE(Wm-201),FLIpFLOp(Wm-202),aC BINaRY(Wm-213)。