...
机译:专用于片上网络的低开销,高性能容错架构
CE Department, Arak Branch of Azad University, Arak, Iran;
Iran Telecommunication Research Center, Tehran, Iran;
IEEE Member;
network-on-chip; mapping algorithm; deadlock-free routing algorithm; fault-tolerant design; link interface;
机译:低开销的软硬容错架构,设计和管理方案,用于可靠的高性能多核3D-NoC系统
机译:专用芯片网络的容错拓扑生成方法
机译:低开销的热弹性光学网络芯片架构
机译:特定于应用程序网络上架构的容错优化
机译:用于多核架构的容错网络片式路由器架构
机译:设计区域优化的特定于应用的片上网络架构同时提供硬QoS保证
机译:专用芯片网络的容错拓扑生成方法
机译:容错实时嵌入式系统中的任务可行性分析和动态电压调节。