...
机译:用于亚阈值CMOS逻辑门的无结双栅极MOSFET的短通道效应降低的噪声容限模型
Electrical Engineering Department, Advanced Devices Simulation Laboratory, National University of Kaohsiung, Kaohsiung, Taiwan;
Junctionless double-gate MOSFET (JLDGFET); noise margin (NM); scaling factor; scaling theory; subthreshold CMOS logic gate; subthreshold slope; transistor strength;
机译:在亚阈值逻辑门上工作的基于门控MOSFET的基于器件物理的新噪声裕度/逻辑摆幅模型
机译:具有双材料栅叠层的纳米级无结双栅MOSFET的亚阈值行为模型
机译:适用于低噪声RF应用的18nm双栅极无结p型MOSFET的物理DC和热噪声模型
机译:亚阈值逻辑门中工作的无结双栅极FET(JLDGFET)的新噪声容限和平均静态功率模型
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:首要原理的砷和锑双栅极MOSFET的性能
机译:短沟道无结双栅mOsFET的二维分析模型