机译:截断的三进制乘法器
University of California, USA;
digital arithmetic; multiplying circuits; balanced ternary arithmetic; balanced ternary number representation; cost reduction; favourable error characteristics; lower-error truncated multiplication; representational symmetry; symmetric radix-3 digit set; truncated binary multiplier; truncated ternary multipliers; truncation;
机译:Quantum三元乘法门(QTMG):朝向量子三元乘法器和三元Toffoli门的新实现
机译:组合删除,归约,截断和舍入的忠实舍入乘法器的设计和应用
机译:用于乘法累加应用的低错误可配置截断乘法器
机译:基于三进制CMOS紧凑模型的新型三进制乘法器
机译:用于现场可编程门阵列加速器的区域高效快速截断的8x8软倍增器
机译:通过统计预测三元液相线温度二元和三元Ag-Al-Sn-Zn系统的建模
机译:截断的三元乘数