基于FPGA的HDB3编译码器设计与仿真

摘要

为了使基带信号在信道中顺利传输,需要进行信号的编码及调制。而 HDB3 码由于较少的低电平成分、连续零不超过 3 个、容易获取时间特性以及容易接收和恢复等特点,所以经常用于基带信号的传输中。但现有的 HDB3 编码方法普遍存在不易理解、编码时延过长等问题。因此文章通过研究 HDB3 码的编码、译码原理,提出了一种采用模块化的方式进行 HDB3 码编译码并使用 Verilog HDL 语言,通过 Quartus II 13.1 进行编码及译码代码撰写,并通过 Modelsim SE-64 10.6d 软件进行仿真验证。验证结果符合预期,具有很好的应用远景。