基于multisim的四人表决器的设计与仿真

摘要

组合逻辑电路的设计是在给定命题的情况下,通过逻辑设计,选择合适的电子元器件,搭接成所要实现的逻辑电路,其特点是电路任何时刻的输出状态只取决于该时刻输入信号的组合,而与电路的历史状态无关.本文基于Multisim10虚拟仿真平台,利用组合逻辑电路的设计原理,设计了一个四人表决器.该表决器的工作原理为3名及3名以上裁判表示同意,则输出指示灯为亮,否则灯为灭.仿真实验结果表明,该系统运行正确、稳定.