LTE上行DFT硬件加速器的设计

摘要

针对LTE上行链路离散傅里叶变换(DFT)预编码的多模式需求,提出了一种基于ASIC的DFT硬件电路实现方案.采用基于WFTA算法的基4/2/5/3蝶形运算单元实现35种长度的DFT运算,采用二维缓存结构实现蝶形单元流水处理.在200 MHz时钟频率、SMIC 40 nm工艺条件下,硬件电路面积为0.87 mm2,功耗为12.5 mW.仿真与综合结果表明,文中设计的DFT硬件加速器具有运算速度快、存储资源占用少的优点,适合于LTE工程应用.