复数乘法累加器的正向设计

摘要

复数乘法累加／累减器件（ＣＭＡＣ）是为满足新一代高性能高速信号处理系统的需要而进行研制开发的专用集成电路。本文从ＣＭＡＣ的系统仿真、高层次综合、整体结构的划分及内部单元的性能优化设计进行详细的描述。并进一步针对ＣＭＡＣ进行了门级仿真和版图优化的讨论和分析。