首页> 中文期刊> 《微电子学与计算机》 >基于FPGA的32位浮点加法器的设计

基于FPGA的32位浮点加法器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在综合分析各种浮点加法器算法的基础上,提出了一种符合TI格式标准的32位浮点加法器,同时兼顾了速度和面积两方面因素.本设计在virtex-4系列FPGA上进行了实现,最高速度可达到182.415MHz,资源占用也较为合理.

著录项

来源
《微电子学与计算机》 |2008年第6期|209-211|共3页
作者
吉伟; 黄巾; 杨靓; 黄士坦;
展开▼
作者单位

西安微电子技术研究所;

展开▼
原文格式 PDF
正文语种 chi
中图分类信息处理（信息加工）;
关键词
浮点加法器; TI; 流水线; LOD;

相似文献

中文文献
外文文献
专利

1. 基于改进型选择进位加法器的32位浮点乘法器设计 [J] . 刘容 ,赵洪深 ,李晓今 . 现代电子技术 . 2013,第016期
2. 一种基于FPGA的32位快速加法器设计 [J] . 岳伟甲 ,刘昌锦 . 四川兵工学报 . 2011,第007期
3. 基于FPGA的32位浮点FFT处理器的设计 [J] . 赵忠武 ,陈禾 ,韩月秋 . 电讯技术 . 2003,第006期
4. 基于FPGA的浮点运算加法器的研究 [J] . 孟锐 . 电脑知识与技术 . 2019,第024期
5. 基于FPGA的高速浮点加法器的实现 [J] . 王秀芳 ,侯振龙 ,曲萃萃 . 科学技术与工程 . 2010,第025期
6. 基于Sparse-Tree结构的32位加法器设计与优化 [C] . 袁文波 ,李振涛 ,陈吉华 . 第十一届计算机工程与工艺全国学术年会 . 2007
7. 32位浮点加法器的优化设计 [A] . 高海霞 . 2002

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号