MOS门电路测试过程中功率损耗最小化

摘要

MOS逻辑门电路的功率损耗与其门电路的输出翻转成正比。在测试过程中 ,输出节点反转速率远高于正常使用时 ,很容易造成电路损坏。因此 ,在测试过程中减少逻辑门输出翻转速率具有重要意义。文章提出减少MOS门输出翻转速率的一些方法 ,有助于有效解决这一问题。该方法具有实现简单、编程方便等优点。