一种粗细结构的时间数字转换器的研究与设计

摘要

科学技术的迅猛发展使得人们对于精密时间的量化要求越来越高，在大量的科学研究中，传统的时间量化方式已经无法满足实际需求，因此，可以对极小时间间隔信号进行高精度测量的时间数字转换(Digital-to-Time Convertion)技术应运而生。随着集成电路工艺的逐步发展，时间数字转换器(TDC)被广泛应用到工程研究和科学实践领域，如高能物理实验中测量粒子的飞行时间测量，医学上的正电子断层扫描、卫星同步、激光测距、雷达测距等。TDC作为时间测量的核心单元，它的性能优劣直接决定着时间测量精度的高低。因此，高精度TDC的研究具有重要的科学和实践意义。　　现有的TDC主要有两种实现方式：基于专用集成电路(ASIC)和基于现场可编辑门阵列(FPGA)，定制化设计能够在结构设计上进行优化从而能达到皮秒测时精度。本文在针对不同结构的TDC性能分析的基础上，提出了一种采用ASIC方式实现的粗-细结构 TDC。论文首先分别介绍了模拟型和数字型 TDC的结构和原理并进行了优缺点分析；着重针对延迟锁定环中各部分的结构和原理进行了详细研究和分析；并对初始控制端电路、鉴频鉴相器和电荷泵进行了优化设计。然后在此基础之上提出了一种粗细结构 TDC，并详细阐述了各个部分的构成和原理：粗计数部分采用延迟线循环计数的方式，重点设计了具有特定延迟时间的延迟单元、计数结构和用于信号采样的对称结构 D触发器，在达到高动态范围的同时解决了由于信号传输路径不对称造成的误差累积；中间计数级采用基本延迟线结构量化粗计数部分的剩余时间误差，提高了测时效率且减少了电路面积；细计数部分采用双延迟锁定环结构达到稳定的高精度测量。此外论文给出了链接三个计数部分之间的连接结构，确保了输入中间级和细计数级的时间间隔与上一级剩余时间误差相符。论文最后采用0.5μm CMOS工艺，利用Cadence Spectre软件对文中所提出的粗细结构时间数字转换器整体电路进行了设计和仿真验证，并对仿真结果进行了误差分析。　　仿真结果表明：电路在125MHZ的时钟下正常工作，整个TDC的指标，其中粗计数测时精度为4ns，动态范围0-1.2μs；中间计数级测时精度0.25ns，动态范围0-4ns；双DLL精度为8ps，其快环和慢环控制电压分别在460.9ns和582.6ns达到稳定，稳定电压分别为1.798V和1.59V。

目录

1 绪 论

1.1 课题背景及研究目的和意义

1.2 国内外研究现状分析

1.3 论文研究内容

1.4 论文结构安排

2 TDC结构和工作原理

2.1 模拟TDC

2.2 数字TDC

2.3 本章小结

3 延迟锁定环设计与仿真

3.1 双延迟锁定环原理

3.2 电路设计与仿真

3.3 本章小结

4 TDC整体结构和各部分电路的设计与仿真

4.1 粗细结构TDC的整体结构

4.2 延迟单元

4.3 信号采样

4.4 边沿判别

4.5 循环计数结构TDC

4.6 中间级TDC

4.7 差分结构TDC

4.8 各计数级之间的连接

4.9 本章小结

5 TDC误差分析

5.1 TDC中相关参数

5.2 TDC误差分析

5.3 本章小结

6 总结与展望

致谢

参考文献

附录

A. 作者在攻读学位期间发表的论文目录：