首页> 中文学位 >基于180nm CMOS工艺的SAR ADC优化设计研究
【6h】

基于180nm CMOS工艺的SAR ADC优化设计研究

代理获取

目录

声明

摘要

第1章 引言

1.1 粒子物理实验中的电荷测量技术

1.1.1 过阈时间法

1.1.2 波形数字化

1.1.3 成形寻峰法

1.1.4 模拟数字转换器的使用

1.2 LHAASO WCDA的读出电子学系统

1.3 小结

第2章 ADC原理、结构与性能参数

2.1 ADC基本概念

2.2 常见ADC分类

2.2.1 Flash ADC

2.2.2 Sub-range ADC

2.2.3 流水线型ADC

2.2.4 Σ-Δ ADC

2.2.5 逐次逼近型ADC

2.3 性能参数

2.3.1 静态性能参数

2.3.2 动态性能参数

2.4 数字寻峰方法中的ADC

2.5 小结

第3章 SAR ADC的优化设计研究

3.1 SAR ADC关键技术

3.2 研究工作中SAR ADC的优化设计需求

3.3 优化设计方案

3.3.1 影响静态性能的因素分析

3.3.2 影响动态性能的因素分析

3.3.3 优化设计方案

3.4 小结

第4章 验证电路设计

4.1 关键模块设计

4.1.1 采样开关

4.1.2 电容DAC

4.1.3 动态比较器

4.1.4 量化过程控制逻辑

4.1.5 DAC的参考电压电路设计

4.1.6 时钟电路

4.2 多方案下各通道电路的实现

4.2.1 方案一

4.2.2 方案二

4.2.3 方案三

4.2.4 方案四

4.2.5 版图设计

4.2.6 制作与封装

4.3 小结

第5章 芯片测试

5.1 测试系统

5.2 数据处理方法

5.2.1 时域波形查看

5.2.2 静态性能参数计算

5.2.3 动态性能参数计算

5.3 测试结果

5.3.1 方案一

5.3.2 方案二

5.3.3 方案三

5.3.4 方案四

5.4 测试结果分析

5.4.1 多方案结果对比

5.4.2 多方案测试结果分析

5.5 小结

第6章 总结与展望

6.1 总结

6.2 展望

参考文献

致谢

在读期间发表的学术论文与取得的其他研究成果

展开▼

摘要

在粒子物理实验中,探测器首先将粒子携带的物理信息转化为电信号,再由读出电子学系统处理,测量信号的时间、电荷等信息。其中电荷测量占有重要地位,其测量结果对应粒子与探测器相互作用过程中的能量损失,因而对测量能谱、识别成分等有重要作用。成形放大结合数字寻峰方法是电荷测量中的一种常用技术,可以实现高测量精度和线性,因此得到广泛的研究和使用。此方案中输入信号经放大、成形后通过模拟-数字变换器(Analog-to-DigitalConverter,ADC)进行数字化,再配合数字寻峰逻辑实现电荷测量。ADC电路是其中的核心组成部分,其性能指标直接影响整个系统的测量精度。在大型物理试验中,其海量的通道数对电子学设计提出了高集成度、低功耗的要求,因此基于专用集成电路(Application Specific Integrated Circuit,ASIC)技术进行电路集成有重要意义。因为逐次逼进型ADC(Successive ApproximationRegister ADC,SAR ADC)有低功耗的优点,且可以经过优化设计满足采样率和分辨率的需求,所以成为了物理实验读出电子学研究的一个热点。
  本论文研究工作集中在SAR ADC的优化设计上,实际结合国家重大基础设施中关键探测器读出需求,进行了ASIC的设计和测试。其应用背景为大型高海拔空气簇射观测站(Large High Altitude Air Shower Observatory,LHAASO)中的水切仑科夫辐射探测器阵列(Water Cherenkov Detector Array,WCDA),在总面积约8万平方米的范围内,电子学系统需要对3120个光电倍增管(Photo-Multiplier Tube,PMT)进行大动态范围(1~4000光电子)高精度时间和电荷测量。针对此应用需求,本论文工作中基于180 nm CMOS工艺研究了ADC ASIC的优化设计方法,着重于其性能的优化与提升。文章组织结构如下:
  第一章先介绍了电荷测量方法,然后介绍了LHAASO WCDA的研究背景及其电子学整体设计、指标要求,最后明确了此应用对于ADC ASIC的性能要求。
  第二章介绍了ADC基本概念、一些有代表性的ADC结构的工作过程和性能特点以及性能指标,并且调研了粒子物理实验中使用的ADC ASIC。这为本论文的优化设计工作提供了参考。
  第三章介绍了SAR ADC优化设计方案。首先根据设计指标分析了SAR ADC性能提升的瓶颈,阐述了影响ADC性能的最主要因素即ASIC中电容型数模转换器(Digital-to-Analog Converter,DAC)的非线性,来源于电容失配。然后对电容失配问题进行了调研分析,并提出了优化设计方案。
  第四章介绍了验证ASIC电路设计。详细陈述了SAR ADC的关键电路模块以及多方案下多通道电路的设计方案。
  第五章介绍了验证ASIC的系统测试结果。基于IEEE的ADC测试标准建立了测试系统并进行了一系列测试。结果表明,通过电路的优化设计,在基带上限输入信号频率下信号噪声失真比(Signal to Noise and Distortion Ratio,SINAD)指标提升了约4 dB;采样率31.25 Msps工作条件下,输入信号频率在整个基带范围内时,有效位都好于9 bits。
  最后一章中总结了论文工作,并展望了下一步工作规划。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号