2T-SRAM设计及其刷新时钟电路的改进

摘要

随着半导体技术的不断发展，集成电路设计已经发展到了SoC时代，嵌入式存储器在SoC设计中的比重将逐渐增大。到2010年，约90％的硅片面积都将被存储器所占据。SRAM和DRAM是最为常见的两种嵌入式存储器。SRAM速度快，但是占面积大，成本高。而DRAM集成度高，但是速度慢。近年来，便携式设备的流行和高性能处理器的发展，对存储器提出了更高的要求。低成本，高速，低功耗成为存储器设计的新方向。 本文设计了一种新式的存储器2T-SRAM。2T-SRAM综合了DRAM的高集成度和SRAM高速的特点，使得其满足存储器发展的需要。文章对2T-SRAM的存储单元，阵列布局、译码电路以及灵敏放大器电路等基本的电路进行了详细阐述和分析。文章从低功耗、低成本和实现难度的设计的角度，对传统的刷新时钟产生电路进行了探讨，在此基础上对存储器的刷新时钟产生电路进行了优化设计。设计提出的一种新的刷新电路，可以有效降低存储器的刷新功耗。新的刷新电路包括温度调整单元，电压检测电路和输出反馈电路三部分。论文对这三部分电路的设计进行了详细的阐述，针对面积、功耗等性能之间的各种约束，通过适当的设计和选择合适的电路使得电路在各方面达到最优化。文章最后对整个2T-SRAM存储器和新式刷新电路的进行了详细的仿真分析。 本文基于UMC0.18um标准CMOS工艺设计，实现了一个2T-SRAM存储器的设计和新式刷新时钟电路的设计。仿真测试结果表明，设计完全符合要求。此外，本文给出了一种存储单元的版图和整体的布局。为使2T-SRAM的设计达到最优，还有进一步的工作要做。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章绪论

1.1课题来源及研究意义

1.2嵌入式存储器的种类和发展

1.3 2T-SRAM介绍

1.4课题的主要工作及技术要点

1.5论文章节组成

第二章2T-SRAM的分析和设计

2.1 2T-SRAM的工作原理

2.1.1 2T-SRAM的结构

2.1.2 2T-SRAM的工作时序

2.2 2T-SRAM的存储单元

2.2.1 2T-SRAM存储单元的介绍

2.2.2 2T-SRAM存储单元的特性

2.3阵列结构布局

2.3.1阵列的布局

2.3.2局部灵敏放大器的布局

2.4译码电路的设计

2.5时序电路设计

2.6灵敏放大器的设计

2.7位线预充电路设计

2.8本章小结

第三章刷新电路的分析与设计

3.1 CMOS反相器振荡其原理

3.2实用的环形振荡器

3.3具有温度特性的刷新时钟

3.3.1基于阈值电压温度特性的刷新电路

3.3.2基于BJT的温度特性的刷新电路

3.3.3基于亚阈值电流的刷新电路

3.4结论

第四章新型刷新电路的设计

4.1概述

4.2刷新频率的设定

4.3刷新电路的设计

4.3.1整体构架

4.3.2温度调整单元

4.3.3电压检测电路

4.3.4输出和反馈电路

4.5本章小结

第五章仿真结果分析及其版图设计

5.1刷新时钟电路的仿真结果

5.2 2T-SRAM操作仿真波形

5.3版图设计

5.3.1整体布局(Floor-Plan)

5.3.2 Cell版图设计

第六章结束语

6.1总结

6.2展望

参考文献

攻读硕士学位期间发表的论文