小尺寸背照式CMOS图像传感器像素结构研究

摘要

随着CMOS工艺水平的提高与诸多技术瓶颈的解决,CMOS图像传感器凭借低功耗、低成本、小体积、可随机读取等一系列优点,在平板电脑、智能手机等智能终端实现了广泛应用。其中,背照式图像传感器正是帮助 CMOS图像传感器实现广泛应用的主要力量。背照式图像传感器不仅消除了早期 CMOS传感器噪声较大的问题,且大幅改善了像素单元感光能力的先天不足,使得背照式像素成为CMOS图像传感器的主流。但随着工艺尺寸与像素尺寸缩小,背照式CIS的发展遇到了新的问题。本课题即从优化像素结构的角度,针对目前背照式CIS亟待解决的满阱容量不足及严重的电学串扰问题进行研究,使其从基础上突破目前 CIS的技术瓶颈。
　　为改善小尺寸背照式 CMOS图像传感器像素满阱容量不足的缺点,本文基于提高光电二极管电容的角度,提出了一种通过改变光电二极管结构来提升满阱容量的新方法。在新结构中,光生电子被存储在传统N埋层与延展的N埋层中,并由一个沿纵向插入的P型层帮助增加的电子实现全耗尽,该结构可实现阱容量的有效扩展。此外,为研究背照式像素中严重的电学串扰问题,本文建立了小尺寸BSI像素间的串扰物理模型,研究了背照式像素低串扰优化方案。提出了一种应用于背照式像素的新型防串扰结构,该结构从像素器件层背面刻蚀出沟槽隔离区域,可针对背照式像素中电学串扰主要发生在背表面的特点进行有效抑制。
　　仿真结果显示,经新光电二极管结构优化后,像素单元满阱容量可由1289e-扩展至6390e-,实现了359.8％的有效扩展,且将520nm波长的量子效率提升了6.3%,同时结构上的优化可使复位后的最大电子浓度下降6个数量级实现电荷的全耗尽,使图像拖尾性能得到极大改善。研究结果同时显示,经新型防串扰结构优化后,像素单元间可实现串扰电荷的有效隔离。且当 BTI槽深为器件层深度3/4时,邻近像素串扰量可由32.73%降至10%以下。尤其当背面沟槽为4um时,主从像素间电学串扰可实现99.8%的抑制。本设计为高效扩展小尺寸像素的满阱容量、抑制背照式像素严重的短波串扰,提供了一条较为有效的解决途径。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 CMOS图像传感器及其优势

1.2 CIS的发展历程

1.3小尺寸背照式CIS发展动态分析

1.4课题背景与目标

1.5本文结构

第二章 背照式CIS像素单元

2.1 背照式CIS-4T像素基本结构

2.2 背照式CIS像素单元的工作原理

2.3 评价CIS的关键参数

2.4 本章小结

第三章 背照式小尺寸CIS满阱容量与量子效率优化

3.1 传统提升像素满阱容量的方法

3.2 新PPD结构的设计

3.4 新PPD结构引入的问题及其解决方法

3.5 本章小结

第四章 背照式CIS电学串扰抑制

4.1 背照式像素中电学串扰的产生机制

4.2 传统解决方案

4.3 基于背面沟槽隔离的BTI防串扰模型

4.4 仿真

4.6 本章小结

第五章 优化后新像素的工艺实现流程

5.1 像素器件层背面结构的生成

5.2 像素器件层正面结构的生成

5.3 本章小结

第六章 总结与展望

6.1 总结

6.2 工作展望

参考文献

发表论文和参加科研情况说明

致谢