基于时间交错采样的低功耗示波器设计

摘要

示波器广泛的用于信号的分析与测量，扮演着不可或缺的重要角色。随着技术快速的发展，数字存储示波器性能进一步加强，逐渐取代了模拟示波器。而便携式示波器作为示波器发展的一个分支，克服了普通数字存储示波器体积庞大，功耗较高，不便于携带等缺点，广泛的应用于一些特殊的应用场合。为满足对复杂带宽信号进行实时捕获与测量要求，提高采样率对示波器来说显得尤为重要。在现有的条件下，时间交错采样技术可以有效的提高系统的采样率，从而突破单片模数转换器芯片转换速率对系统采样率的限制，实现高速采样。
　　虽然TIADC（时间交错采样模数转换器）可以提高系统采样率，但是由于ADC通道之间的不一致性以及采样时间间隔不均匀等因素会引入误差，导致示波器性能下降。因此本课题主要从如下两个方面展开。一方面，本课题将基于FPGA设计一款便携性低功耗数字存储示波器。另一方面，本课题将对TIADC系统中的失配误差进行估计和校准，提高系统的无杂散动态范围。具体内容如下:
　　根据TIADC系统的结构及原理，推导TIADC的系统模型。从实际应用场景分析ADC通道之间失配误差产生原因及来源。并根据得到的数学模型分析TIADC在理想情况下和误差存在的情况下输出的频谱特性。
　　提出了一套完整的TIADC失配误差消除方法。该方法主要分为失调误差估计以及失调误差补偿两部分。该方法在具有很高的失配误差参数估计精度的情况下依然具有较低的计算复杂度。失调和增益失配误差补偿是基于误差参数来实现的，而采样时间失配误差补偿则是采用一种简化拉格朗日插值法来实现。该补偿结构采用单精度浮点设计，并在严重的失配误差条件下（高达5％的失调和增益误差以及10％的超前的或者滞后的采样时间误差）对该结构进行了仿真。该补偿的补偿效果使无杂散动态范围提升达53dB。除此之外，该补偿结构并不受TIADC通道数目的限制。
　　基于单片FPGA成功开发了一款便携式低功耗数字存储示波器。为满足输入信号的宽动态范围要求，设计了增益灵活可调的模拟前端电路。采用双通道模数转换器设计，支持时间交错采样模式，成倍的提升了示波器的采样率。分析了多种内插方式，采用了正弦插值解决了采样点不足时恢复波形的问题。

目录

声明

摘要

第1章 绪论

1．1 课题研究背景及意义

1．2 国内外研究现状

1．3 研究内容与组织结构

第2章 时间交错采样原理及误差分析

2．1 时间交错采样原理

2．2 时间交错采样系统误差分析

2．2．1 TIADC误差来源

2．2．2 TIADC实际输出频谱

第3章 失配误差校正

3．1 失配误差估计

3．1．1 TIADC系统模型

3．1．2 理想采样数据的获取

3．1．3 失调失配及增益失配误差估计

3．1．4 采样时间失配误差估计

3．2 失配误差补偿

3．2．1 拉格朗日插值法

3．2．2 失调失配和增益失配误差补偿

3．2．3 采样时间失配误差补偿

3．3．仿真及结果

3．3．1 失配误差估计仿真

3．3．2 失配误差补偿仿真

3．4 本章小结

第4章 示波器软硬件设计

4．1 示波器系统方案设计

4．2 硬件设计

4．2．1 模拟前端电路设计

4．2．2 模数转换电路设计

4．2．3 FPGA主控系统硬件电路设计

4．2．4 电源电路设计

4．2．5 逻辑设计

4．2．6 FIFO及控制模块

4．2．7 时钟控制模块设计

4．2．8 其他辅助功能模块

4．3 软件设计

4．3．1 软件开发流程

4．3．2 主程序设计

4．3．3 液晶驱动程序

4．3．4 用户界面设计

4．3．5 交互控制程序

4．3．6 波形刷新程序

4．3．7 波形水平移动调节

4．3．8 峰峰值计算程序

4．3．9 档位自动选择(AUTOSET)设计

4．3．10 插值程序设计

4．3．11 触发程序设计

4．3．12 交错采样相关程序设计

4．4 本章小结

结论

致谢

参考文献

附录

攻读硕士学位期间发表的论文