声明
第1 章绪论
1.1 课题研究背景及意义
1.2 国内外研究现状
1.2.1 国内外数字存储示波器研究现状
1.2.2 国内外TIADC研究现状
1.3 论文研究内容与组织结构
第2 章时间交错并行采样的误差估计与补偿算法设计
2.1 时间交错并行采样技术原理
2.2 时间交错并行采样通道失配误差分析
2.2.1 偏置失配误差
2.2.2 增益失配误差
2.2.3 采样时间失配误差
2.3 时间交错并行采样系统建模
2.4 时间交错并行采样系统失配误差估计
2.4.1 正弦函数拟合法
2.4.2 过零点检测法
2.4.3 偏置误差参数估计
2.4.4 增益误差参数估计
2.4.5 采样时间误差参数估计
2.5 时间交错并行采样系统失配误差补偿
2.6 本章小结
第3 章便携式数字示波器的平台设计及实现
3.1 前端模拟信号调理电路设计
3.2 ADC采样电路设计
3.3 电源管理系统设计
3.3.1 系统启动电路
3.3.2 锂电池监测电路
3.3.3 系统电压变换电路
3.4 FPGA及示波器外围电路设计
3.4.1 显示屏电路设计
3.4.2 USART通信电路设计
3.4.3 存储器电路设计
3.4.4 旋转电位器电路设计
3.5 SDRAM外围电路设计
3.6 NIOS II 软核处理器设计
3.7 示波器平台调试
3.8 本章小结
第4 章时间交错并行采样误差补偿算法仿真与平台实现
4.1 时间交错并行采样系统失配误差估计算法仿真
4.1.1 八通道TIADC仿真模型
4.1.2 八通道TIADC仿真模型失配误差估计
4.2 时间交错并行采样系统失配误差补偿算法仿真
4.2.1 失配误差补偿仿真
4.2.2 时间交错并行采样系统动态参数验证
4.3 时间交错并行采样系统失配误差估计算法的线上实现
4.3.1 数字存储示波器平台搭建
4.3.2 失配误差参数的平台实现与验证
4.4 时间交错并行采样系统失配误差补偿算法平台实现与验证
4.4.1 失配误差补偿算法平台实现
4.4.2 失配误差补偿算法平台验证
4.5 本章小结
第5 章基于FPGA的SDRAM深存储设计
5.1 SDRAM深存储设计方案
5.2 SDRAM深存储顶层控制设计
5.3 输入输出缓存单元控制器设计
5.3.1 输入FIFO控制器设计
5.3.2 输出FIFO控制器设计
5.4 SDRAM控制器设计
5.4.1 SDRAM结构特点
5.4.2 HY57V2562GTR型SDRAM控制器结构设计
5.4.3 初始化模块设计
5.4.4 自刷新模块设计
5.4.5 写操作模块设计
5.4.6 读操作模块设计
5.5 SDRAM深存储模块验证
5.6 本章小结
结论
致谢
参考文献
附录
西南交通大学;