64位高性能微处理器中存储管理单元的研究与实现

摘要

存储管理单元(MMU)是微处理器的重要部件之一。本文论述了一个兼容MIPS R4000指令集微处理器中存储管理单元的设计与实现。该设计基于地址转换旁路缓冲存储器(TLB)，采用页式地址管理方式。主要功能是虚拟地址到物理地址的转换和地址保护，能够完成32位和64位地址转换，并支持三种操作模式：用户模式、管理模式以及核心模式。 使用TLB是为了加快地址转换速度，在TLB中存储了许多组经常使用的虚实映射关系。进行虚实地址转换时，将输入虚地址和TLB中所有组的虚地址作比较，如果有一项的虚地址和输入相同，就把对应的实地址取出作为输出。虚实转换完成。如果在TLB中不存在匹配，就发出异常信号，操作系统会到主存中找到对应的虚实映射关系，将其写入TLB中，重新进行查找完成地址转换。事实上，由于采用页式管理，虚实地址页的大小一样，TLB中只需要存储页号，比较也只是页号比较。将得到的实页号和虚地址的页内偏移量组合起来，就能得到完整的实地址。 本文设计的存储管理单元采用全定制方法设计数据通道部分的电路和版图，有效地减小了延时、面积和功耗。在对性能要求较高的芯片设计中，全定制设计是必不可少的。

目录

文摘

英文文摘

声明

第1章绪论

1.1概述

1.2主要工作及创新点

1.3论文结构

第2章虚拟存储系统

2.1虚拟地址的作用

2.2虚实地址的映射

2.2.1页式管理

2.2.2段式管理

2.2.3段页式管理

2.3快速地址转换技术

2.4地址保护机制

2.5处理缺页和TLB缺失

2.6页面替换算法

2.7页面大小的选择

第3章存储管理单元的结构

3.1与存储管理单元相关的模块

3.2流水线结构

3.3实现功能

3.4三种操作模式

3.4.1用户模式下的虚拟寻址

3.4.2管理模式下的虚拟寻址

3.4.3核心模式下的虚拟寻址

3.5地址转换旁路缓冲存储器

3.5.1联合地址转换旁路缓冲存储器

3.5.2指令地址转换旁路缓冲存储器

3.5.3数据地址转换旁路缓冲存储器

3.6与MMU有关的寄存器

3.7 TLB指令集

3.8 TLB异常

3.9地址转换过程

第4章存储管理单元的设计

4.1设计流程

4.2代码及逻辑验证

4.3电路设计

4.3.1深亚微米工艺下电路设计

4.3.2 MMU总体电路结构

4.3.3电路逻辑验证

4.3.4 DTLB电路设计

4.3.5 ITLB电路设计

4.3.6JTLB电路设计

4.3.7控制部分电路

4.4版图设计

4.4.1版图绘制

4.4.2版图验证

第5章总结与展望

5.1论文工作总结

5.2后续工作展望

致谢

参考文献

个人简历 在读期间发表的学术论文与研究成果