光纤通道8B/10B编码的CPLD实现与验证

摘要

本文首先详细分析了光纤通道协议FC-1层的直流平衡8B/10B编码的原理和功能，并归纳了编码规则与Disparity属性之间的内在联系。在此基础上，提出了一种新的算法来设计8B/10B编码IP核。其中编码器由数据字符编码、控制字符编码和Disparity运算三个模块组成，这样不仅提高了时序性能又增加了模块搭建的灵活性，其优点在多字节并行编码中体现得尤其突出。同编码器类似，将解码器分成错误传输字符检测、数据字符解码、控制字符解码和Disparity验证四部分，其中错误传输字符检测和Disparity验证是这一部分的难点所在。此外，完成了CRC校验的硬件实现，其用作8B/10B编码的一种必要的补充，以提高数据流完整性的检测性能。 采用VHDL来实现各个模块的硬件功能，并利用DA(Design Analyzer)、Quartus-Ⅱ以及：Modelsim等EDA工具完成综合和仿真。此外本文还对并行结构、流水线结构等不同的实现方式作了详细的数据分析。最终的结果表明，该算法具有更强的灵活性和检测能力，并且能够充分满足光纤通道的高速传输标准。

目录

文摘

英文文摘

第一章绪论

1.1光纤通道原理简介

1.1.1 FC-0层

1.1.2 FC-1层

1.1.3 FC-2层

1.1.4 FC-3层

1.1.5 FC-4层

1.1.6 FC-PH物理模型

1.2本课题的研究目的和意义

1.3本论文的内容安排

第二章直流平衡8B/10B编码

2.18B/10B编码在光纤通道中的应用

2.2 8B/10B编码的组成

2.2.1符号及其变换

2.2.2编码映射

2.3 Disparity和Run Disparity

2.4字符编码

2.4.1数据字符编码

2.4.2控制字符编码

2.5 Disparity和编码违例

2.6循环冗余检测(CRC)

2.7本章小结

第三章编码器设计

3.1数据字符编码方案

3.1.1 5B/6B编码

3.1.2 3B/4B编码

3.2控制字符编码方案

3.3 Disparity运算

3.4本章小结

第四章解码器设计

4.1错误传输字符检测

4.2数据字符解码

4.2.1 5B/6B解码

4.2.2 3B/4B解码

4.3控制字符解码

4.4 Disparity验证

4.4.1 RD计算

4.4.2 RD验证

4.5解码器的框图

4.6 CRC验证

4.6.1 CRC原理

4.6.2串行CRC算法

4.6.3并行CRC算法

4.6.4电路实现

4.7本章小结

第五章编解码器的实现和验证

5.1编码器实现

5.1.1编码器接口

5.1.2引脚功能

5.1.3电路模块图

5.1.4综合结果

5.2解码器实现

5.2.1解码器接口

5.2.2引脚功能

5.2.3电路模块图

5.2.4综合结果

5.3 CRC实现

5.4功能和时序验证

5.5本章小结

第六章结束语

参考文献

发表论文和参加科研情况说明

致谢

附录