基于FPGA的协处理器设计及RBF神经网络硬件实现的研究

摘要

FPGA协处理器是一种新的协处理器结构，它的研究开始于90年代。总的来说FPGA的计算核心是复杂的可编程逻辑集成电路矩阵，区别于传统计算机的顺序指令执行，改变了传统计算及计算模式，为一些高速运算实现提供了新的方法。 本文主要研究的内容是基于FPGA的可重复配置并行协处理器的设计和RBF径向基神经网络硬件实现。通过在测试系统上的实验数据和绘制的辨识曲线，说明了FPGA协处理器硬件实现算法的计算效果。 全文主要内容简要介绍如下： 首先，介绍FPGA的结构、设计方法和神经网络实现技术的现状。 其次，描述了基于PMC板规范的FPGA并行协处理器的设计，给出了系统整体结构设计构想，详细叙述了各个硬件单元的设计，实现了PCB电路板设计。 再次，分析了RBF径向基神经网络运算的并行性，并且改进了RBF网络算法的计算流程，提高了算法的并行处理程度。按照自顶向下的设计思想，设计了RBF网络算法硬件实现的系统结构，并对分解后的基本功能单元模块进行了详细的阐述和设计。实现了RBF网络的FPGA硬件算法。 另外，集成了硬件实现的RBF网络算法和系统局部总线接口功能块，构成了协处理器算法程序，程序下载到FPGA协处理器板。并开发了上位操作系统的驱动程序。 最后，以MEN公司的A15PowerPC板为母板，集成FPGA协处理器构成了一个并行处理系统。并以此为核心连接两台开发计算机构成了测试运行系统。通过模型辨识实验，对并行处理系统性能进行了分析。

目录

文摘

英文文摘

独创性说明及关于论文使用授权的说明

引言

1绪论

1.1FPGA的简介

1.1.1FPGA的发展历程

1.1.2FPGA的基本原理

1.1.3FPGA的配置应用

1.1.4FPGA的设计方法

1.1.5FPGA的设计流程

1.2神经网络实现技术的现状

1.2.1神经网络实现技术的发展

1.2.2神经网络硬件化的原因

1.2.3神经网络全硬件实现技术

1.3神经网络的FPGA实现

1.4本文要完成的任务

2FPGA协处理器设计

2.1协处理器整体设计思想

2.2协处理器整体结构框架设计

2.2.1物理结构及总线规范

2.2.2系统整体功能结构设计

2.3系统各部分硬件功能实现原理和电路设计

2.3.1PMC总线接口设计

2.3.2系统程序下载配置设计

2.3.3系统电源设计

2.3.4系统时钟设计

2.3.5FPGA外围扩展SRAM设计

2.3.6FPGA外围扩展FLASH设计

2.3.7系统状态指示灯和功能键设计

2.3.8用户自定义接口设计

2.4协处理PCB电路板实现设计

3RBF径向基神经网络算法的改进

3.1RBF径向基神经网络算法介绍

3.2RBF径向基神经网络算法计算过程分析

3.3适合FPGA实现的RBF网络算法改进

3.4适合FPGA实现的RBF网络改进算法的仿真研究

4RBF网络改进算法的FPGA实现

4.1RBF网络FPGA硬件实现的整体结构设计

4.2RBF网络的各个基本单元的设计与实现

4.2.1缓存单元

4.2.2地址产生单元

4.2.3中心向量单元和权值单元

4.2.4隐含层神经元单元

4.2.5最小值与串行输出单元

4.2.6高斯函数单元

4.2.7输出层神经元单元

4.2.8倒数单元

4.2.9偏差及权值调整参数单元。

4.2.10RBF控制状态机单元

4.3RBF径向基神经网络整体功能的FPGA实现

4.4RBF径向基神经网络整体功能块的仿真

5RBF径向基社经网络FPGA协处理器实现

5.1PCI9030局部总线FPGA接口模块设计

5.1.1PCI9030局部总线配置

5.1.2VGDL语言实现的局部总线接口模块设计

5.2RBF径向基神经网络FPGA协处理器实现

5.3VxWorks操作系统下协处理器驱动程序设计

5.3.1驱动程序的框架设计

5.3.2RBF网络协处理器驱动程序代码

5.4VxWorks用户程序调用驱动程序

6RBF径向基神经网络FPGA协处理器系统实际运行测试

6.1测试动行系统

6.2基于测试动行系统的模型辨识实验

6.3系统性能分析

6.3.1系统占用硬件资源

6.3.2RBF网络单周期运行理论计算时间

结论

参考文献

在学研究成果

致谢