流水线ADC的采样保持电路及MDAC电路的研究

摘要

流水线模数转换器(ADC)在功耗和芯片面积上有着良好的折衷，能同时兼顾速度和精度，因此流水线ADC是实现高速高精度模数转换器最主要的结构，在数字通信、数据获取和视频处理等领域具有广泛的应用。采样保持(S/H, Sample-and-Hold)电路和MDAC(Multiplying Digital to Analog Converter)电路是流水线ADC的核心部分，其性能决定了流水线ADC的整体性能，所以研究S/H电路和MDAC电路对研究高速高精度流水线ADC具有重要意义。论文设计实现了应用于12bit50MSPS流水线ADC的S/H电路和MDAC电路以及其他相关电路。
　　论文从S/H电路和MDAC电路的原理出发，首先分析了S/H电路和MDAC电路的结构、非理想因素和误差来源；然后根据ADC对运算放大器(运放)的要求，确定运放的指标，并着重研究了运放的结构和电路设计，最终完成了主体运放、N型辅助运放、P型辅助运放、偏置电路和共模反馈电路等的运放相关电路设计，对运放整体进行了仿真；然后进行了采样保持电路、栅压自举开关电路、底极板采样技术、非互补时钟电路、比较器和Sub ADC电路的研究与设计，给出了每个电路模块的仿真结果；接着重点介绍了首级2.5bit MDAC电路的设计，分析了首级MDAC电路的结构及工作原理，推导其输出函数并对MDAC电路整体进行仿真；最终完成版图的绘制，对版图绘制过程中需要注意的问题进行了简要的阐述，给出了主要电路的版图实现，最后完成首级流水线电路的版图绘制，并通过了DRC、LVS验证。
　　文中所设计的用于12位50MSPS流水线ADC的采样保持电路和MDAC电路，采用中航(重庆)微电子CD035MVA0.5μm CMOS工艺，利用Cadence Spectre软件对电路进行设计并仿真验证，仿真结果为：运算放大器开环直流增益为90.86dB，单位增益带宽为663.6MHz，相位裕度为58.65dB，电压转换速率分别为2437.6和705.5，采样保持电路和MDAC电路在50MHz采样频率下正常工作，满足12bit50MSPS流水线ADC的要求。

目录

封面

中文摘要

英文摘要

目录

1 绪 论

1.1研究背景及意义

1.2国内外研究现状

1.3论文结构

2 常用ADC结构及性能参数分析

2.1常用ADC的结构

2.2流水线ADC

2.3ADC的性能参数

2.4小结

3采样保持电路及MDAC电路设计

3.1流水线ADC的采样保持电路

3.2 MDAC电路结构

3.3 MDAC电路的非理想因素及误差分析

3.4小结

4 运算放大器的设计

4.1运算放大器指标

4.2运算放大器结构选取

4.3运算放大器的电路设计

4.4运算放大器的电路及仿真结果

4.5小结

5 流水线ADC中其他关键电路的设计

5.1采样保持电路相关电路及结构

5.2比较器电路设计

5.3首级MDAC电路实现

5.4冗余位数字校正技术

5.5小结

6 MDAC版图设计

6.1版图设计中需要考虑的因素

6.2相关电路的版图实现

6.3小结

7 总结与展望

致谢

参考文献