Dept. of Comput. Sci. Technol., Tsinghua Univ., Beijing, China;
field programmable gate arrays; network routing; optimisation; critical path delay; detailed router; hierarchical FPGA; hierarchical field programmable gate array; rip-up priority function; routing algorithm; simulated evolution optimization technique; time consumption; wire length;
机译:基于SAT的解决方案,用于岛式FPGA架构的详细布线
机译:用于分层现场可编程门阵列的基于图的详细路由器
机译:使用新颖的分层互连拓扑和长布线改进基于集群的Mesh FPGA架构
机译:基于模拟演进的分层FPGA的详细路由器
机译:基于FPGA的NoC路由器的设计空间探索。
机译:FPGA的时间表面层次结构基于事件的手势识别
机译:基于最小成本流的FpGa详细路由器