Dept. of Electron. Eng., Nat. Chiao Tung Univ., Hsinchu, Taiwan;
instruction sets; logic design; microprocessor chips; cycle accurate modeling; inner functional kernel; instruction set architecture; outer timing shell; processor family;
机译:高效矩阵处理器的多级指令集架构和硬件的共同开发
机译:通过指令集体系结构应用抗衰老门控制的处理器级NBTI缓解技术
机译:混合编译的仿真:一种有效的指令集体系结构仿真技术
机译:具有相同指令集架构的处理器系列的高效两层循环准确建模技术
机译:REZ9协处理器系统的指令集体系结构和指令执行单元的设计和实现
机译:两层扩散模型跟踪决策的评估和选择电路中信息处理的动态
机译:快速的周期精确仿真和指令集生成,用于基于约束的可编程体系结构描述