Laboratory of Electronics and Computer Systems (LECS) KTH Microelectronics and Information Technology, 164 40 Kista, Sweden;
AET cell; error-tolerant; hybrid; system-on-package; nanocore; nanoelectronic;
机译:基于Ag / GeS x sub> i> / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构
机译:基于Ag / GeS x sub> i> / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构
机译:使用纳米电子器件增强CMOS:混合集成系统的观点
机译:用于未来纳米电子系统的纳米/ CMOS混合系统上包装(SOP)架构
机译:使用系统级封装(SOP)技术的高度集成的三维毫米波无源前端体系结构,用于宽带电信和多媒体/传感应用。
机译:基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
机译:基于Ag / GeSx / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构
机译:用于高级加密标准(aEs)加密的互补金属氧化物硅(CmOs)-memristor混合纳米电子学。