机译:采用65 nm CMOS工艺评估高k /金属栅和SiON /多晶硅栅MOSFET的1 / f噪声特性
机译:HfO / sub 2 // HfSi / sub x / O / sub y /高k栅堆叠,漏电流极低,适用于低功率多晶硅栅CMOS应用
机译:在栅极优先的CMOSFET中使用NH_3灰化工艺改善了金属/高k栅极堆叠的栅极边缘轮廓
机译:Poly / high-k / SiON栅极叠层和新颖的轮廓工程,专门用于超低压薄盒硅(SOTB)CMOS操作
机译:研究将Ⅲ族元素(镧,gate 、,和铝)掺入用于高级CMOS应用的金属栅/高k堆栈中的方法。
机译:具有纳米堆叠的高k栅极电介质和3D鳍形结构的高性能III-V MOSFET
机译:基于Hf的高K栅极电介质和金属栅极叠层,用于高级CMOS器件