integrated circuit layout; nanolithography; circuit complexity; circuit optimisation; CMOS integrated circuits; lithography driven layout design; layout optimisation; lithographic complexity; IC technologies; IC layouts; manufacturability rules; mask cost; litho tools; CMOS technology; litho printability; 65 nm;
机译:英特尔突破光刻极限,共同优化45nm的设计/布局/工艺
机译:基于设计结构矩阵聚类分析的品种驱动装配系统布局设计
机译:光刻参数化产量估算模型,可通过简化的光刻模拟集来预测布局图案变形
机译:光刻驱动版面设计
机译:光刻驱动的纳米级VLSI制造设计
机译:DeDaL:Cytoscape 3应用程序用于生成和变形数据驱动和结构驱动的网络布局
机译:光刻参数产量估计模型,用减少的光刻模拟集来预测布局图案失真