CMOS integrated circuits; CMOS memory circuits; buffer storage; invertors; leakage currents; transistors; 0.13 micron; CMOS noninverting buffer; NMOS; PMOS; asymmetric skewed buffer design; dynamic power dissipation; high-Vt devices; inverters; propagation delay; runti;
机译:使用环路展开和细粒度功率门控减少运行时泄漏功率
机译:负载平衡时钟树综合与可调延迟缓冲器插入,可减少多种动态电源电压设计中的时钟偏斜
机译:总线编码,可使用可识别泄漏的缓冲区配置来降低总功耗
机译:一种新的非对称偏斜缓冲器设计,可减少运行时的泄漏功率
机译:一种通过动态运行时算法降低CMOS VLSI电路功耗的技术。
机译:新方法以确定标准细胞库设计中泄漏功率的方法
机译:用于运行时功率降低的在线可调缓冲
机译:选择性减少。 45.异-2-甲基,异-2-乙基和(异-2(2-(苄氧基)乙基)apopinocampheyl) - 叔丁基氯硼烷不对称还原前手性酮。 2-取代基的空间要求对不对称还原效率的主要影响的证据。