circuit optimisation; clocks; logic circuits; logic design; bit slice structure; bit slice tiling; bit-sliced pattern; bit-sliced structure intact; clock pins; data path circuits; data path elements; nanometer nodes; on control pins; optimization tricks; quality of results; random logic; route tool; separate data path placer; straight routes; structured circuits; Algorithm design and analysis; Law; Manuals; Optimization; Pins; Routing; Bit Slice Pattern; Datapath; Tiling;
机译:CASCADE:标准的超级单元设计方法,具有拥挤驱动的布局,用于三维互连的超大型集成电路
机译:使用合并技术的快速3D集成电路放置方法
机译:使用合并技术快速3D集成电路放置方法
机译:用于放置定期和结构化电路的方法
机译:开发SFQ电路设计自动放置和路由的方法和相关标准单元库
机译:神经回路有助于规则和不规则动词的词干和语法特征的检索
机译:多位置结构,用于模拟电路综合中的快速和优化放置