copper; integrated circuit interconnections; microassembling; three-dimensional integrated circuits; 3D integration; TSV expansion; electrical resistance; large scale dies; microbump stress; multidie stacking; multiple chip stacking structure; process development; reliability issues; size 10 mum; size 5 mum; stacked chip package; wafer level processes; Bonding; Etching; Filling; Metallization; Stacking; Three-dimensional displays; Through-silicon vias;
机译:大型模具上20μm节距凸块的3D TSV六模堆叠和可靠性评估
机译:将3D凸块的间距从20 pm扩展到10 pm,重点放在湿法Cu种子蚀刻工艺开发上
机译:具有高带宽堆叠DRAM的节电LSI器件的精细间距Cu重新分布布线和SnCu微凸块的工艺集成
机译:使用大规模模具20 um间距微凸块的多模堆叠的过程开发
机译:可扩展的系统架构,可与3D堆叠处理器环境中的自由空间光互连一起使用
机译:音高尺寸处理中的神经可塑性:失配负性的多维缩放分析
机译:埋入聚合物中的Cu和CuNiSn微型凸块的表面平坦化,用于间距小于20μm的3DIC应用