Electronic Device Laboratory, Dai Nippon Printing Co., Ltd., 2-2-1 Fukuoka, Kamifukuoka-shi, Saitama Japan 356-8507;
EUVL; mask; absorber layer; buffer layer; dry etching; FIB; GAE; AFM;
机译:使用详细的成分分析来开发低缺陷Mo / Si沉积工具和EUVL掩模坯料的工艺
机译:EUVL掩模制造的关键技术开发
机译:EUVL掩模制造的关键技术开发
机译:EUVL面膜过程开发研究
机译:校正策略以补偿在EUVL掩模卡盘过程中引起的图像放置错误。
机译:速度不是一切:复杂的处理速度测量掩码各个差异和执行控制的发育变化
机译:关于EUVL掩模基板开发的报告:低膨胀基板精加工II
机译:关于EUVL掩模基板开发的报告:低膨胀基板精加工II