K.K. Birla Goa Campus, Dept. of Electr. Electron./Instrum., BITS - Pilani, Zuarinagar, India;
Configurable Logic Block(CLB); Field Programmable Gated Array(FPGA); Interconnect; Lookup table(LUT); TEAM model; crossbar array; memristance; memristor; non-volatile memory;
机译:借助混合多处理和FPGA来提高系统性能:多处理正成为基于FPGA的处理器架构的关键差异化因素
机译:基于使用多个/二值混合信号的铁电电容器功能通道的多上下文FPGA的开关模块架构
机译:基于使用多个/二值混合信号的铁电电容器功能通过门的多上下文FPGA开关模块架构
机译:基于混合CMOS-Memristor的FPGA架构
机译:FPGA的基于片上网络的高性能通信体系结构。
机译:用于BLAST算法的基于脉动阵列的FPGA并行架构
机译:基于FPGA的硬件设计探讨了QR分解,用于使用HARP混合架构解决硬颂数值