Texas AM University, College Station 77843, USAc;
Clocks; Digitally Controlled Oscillators (DCO); Phase-Locked Loop (PLL); Resonant Oscillator;
机译:使用基于DAC的PLL的低抖动同步时钟分配方案
机译:使用低抖动延迟锁定环技术进行正电子发射断层成像的精确多相时钟生成
机译:低功耗乘法DLL,可在高度集成的数字芯片中生成低抖动的数GHz时钟
机译:低抖动锁相谐振钟出成和分配方案
机译:谐振时钟的生成和分配。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:低抖动多相时钟生成:DLL与移位寄存器之间的比较