高效的ASIC设计VHDL基准--VITAL

摘要

ＶＩＴＡＬ是ＩＥＥＥ新进制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立、电路设计的描述提供了便利的描述方法，为提高模拟性能提供了基础。