高频大功率VDMOS的设计

摘要

本文对击穿电压为100V,导通电阻为14mΩ的VDMOSFET进行了优化设计,采用新的穿通型的设计思路,合理的JFET注入剂量和相应的工艺改进,通过工艺仿真和二维数值仿真相结合的方法,给出了外延层电阻率、外延层厚度的设计方法和具体值.提出了在减小导通电阻的同时如何折中设计开关时间和栅电荷的方法.同时研究了终端的优化设计,给出基本的制造工艺.最后给出了新设的流片测试数据与传统设计的对比,实验测试数据表明,新设计的导通电阻、开关时间和面积比传统的设计小了很多.