CMOS/SOI4Kb静态随机存储器

摘要

本文对一种CMOS/SOI4Kb静态随机存储器进行了研究,其电路采用1K×4的并行结构体系.为了提高电路的速度和降低功耗,采用地址转换监控Address-Translate-Detector(ATD)、两级字线Double-Word-Line(DWL)和新型的两级灵敏放大等技术,其地址取数时间为30ns,最小动态工作电流为30mA(在工作电压5V,工作频率为2MHz时),静态维持电流为1mA.CMOS/SOI4Kb静态随机存储器采用1.2μm单层多晶、双层金属的SOICMOS抗辐照工艺技术,其六管存储单元尺寸较小:12.8μm×8.4μm,芯片尺寸为:3.6mm×3.84mm.