集成PAGER控制芯片低功耗设计

摘要

随着大规模集成电路技术的发展,ASIC设计进入SOC(System-On-Chip)设计时代.依靠电池供电的手持类电子产品,在市场上取得了巨大成功,对降低功耗提出了越来越高的要求,低功耗设计成为SOC设计面临的一个关键挑战.本文在前人低功耗设计研究基础上,实现了集成PAGER控制芯片的低功耗设计,重点从系统结构级提出了减少功耗的一些方法,如低功耗模式,降低高频时钟的活动、减少存储器的功耗等.对具体实现时可能存在的问题,如可测性设计,多异步时钟设计的同步等提出了相应的解决办法.