一种低功耗时钟驱动电路的设计

摘要

本文提出了一种低功耗H形时钟驱动电路的设计方法,其基本思想是在满足电路要求的前提下尽量减小缓冲器中反相器的尺寸,以减小集成电路中电容充放电为主的功耗.并在一个给定的条件下给出了一个设计实例,采用TSMC 0.25μm标准工艺,利用Hspice仿真验证了此设计方法的可行性并对仿真结果进行了分析。