首页> 中文会议>第十三届计算机工程与工艺会议(NCCET09’) >基于加法进位链的时间数字转换电路设计

基于加法进位链的时间数字转换电路设计

摘要

应生物医学成像系统对高精度时间要求,设计了一种的8通道,100ps以下时间精度时间数字转换(TDC)电路。采用了10bit“粗”计数和7bit“细时间”测量组合技术,双格雷码计数器实现“粗”计数,基于加法进位链的多相位时钟采样技术实现“细时间”的精确测量。单个通道采用两级寄存技术,8个通道共用一个深度为32字的异步FIFO单元存储时间信息。基于xilinx的virtex-Ⅱ系列FPGA实现电路,测试结果表明,最小时间测量单元LSB=96ps,微分非线性误差DNL=0.6LSB,积分非线性误差INL=0.3 LSB。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号