退出
我的积分:
中文文献批量获取
外文文献批量获取
Wang Lei; 王雷; Zheng Ran; 郑然;
中国计算机学会;
时间数字转换电路; 结构设计; 系统架构; 多相位时钟采样技术;
机译:使用基于逆变器链的共面QCA全加法器进行进位保存加法器和进位前瞻加法器,以降低能耗
机译:利用FPGA中的进位链的,基于环形振荡器的高线性度,游标时间数字转换器
机译:基于1.5V自举式基于传输晶体管的曼彻斯特进位链电路,适用于实现低压进位超前加法器
机译:利用多通道循环进位链的,基于FPGA的高性能时间数字转换器
机译:使用推测性Han-Carlson并行前缀加法器实现的高速进位跳过加法器。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:基于测量的量子进位前沿加法器的电路设计
机译:在快速进位选择加法器上
机译:多位加法器和沿进位链传播,产生或训练进位进位的方法。
机译:用于公钥密码系统的蒙哥马利模块化乘法器,在进位传播加法器的加法运算之前,压缩器执行每个位所需的加法运算,以消除传播延迟时间,从而提高性能
机译:基于异或的进位生成器,使用该进位生成器的条件选择加法器及其方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。