去耦电容

摘要： Genetic Algorithm PDN Optimization Based on Minimum Number of Decoupling Capacitors Applied to Arbitrary Target Impedance摘要:当前功率分配网络(PDN)的设计特点是精确放置去耦电容,并使其数量最小化,以节约成本。本文提出了一种优化算法,逐个放置去耦电容,并迭代评估每个PDN方案的成本函数,只要输入阻抗满足目标阻抗要求就可以确定最小的去耦电容数量。该算法基于遗传算法,并针对PDN设计的具体应用进行了相应的调整。

摘要： 直流开关电源作为直流配电系统的源头,确保其具有优良的谐振响应是直流供电系统具备高精度、高可靠性的关键。因此,文中以直流供电系统开关电源为研究对象,提出一种基于去耦电容的印制板(PCB)谐振响应的优化方法。首先,建立含去耦电容的谐振有限元模型,并计算获取不同谐振频率下印制板(PCB)电压分布和阻抗参数;然后通过对比分析研究去耦电容容值对印制板(PCB)电压分布和阻抗的影响,确定去耦电容的有效最优容值。结果表明:在板上放置一定数量的去耦电容可以抑制电路板本身特有的谐振特性,谐振频率点附近的阻抗最大降低20.93%;并且在不同频率下,放置的去耦电容的有效容值精度范围是有差异的,在低频段时,去耦电容的有效容值的选取精度范围较大,随着频率逐渐增加,有效容值的选取精度范围变窄。研究结果可为抑制直流开关电源的谐振、降低电路板阻抗提供一种方法,为电源分配网络(PDN)提供一个稳定的电磁工作环境。

摘要： 传统的环境参数采集过程易受到环境噪声干扰影响,导致数据传输时延长、数据完整度低.针对这一问题,采用STM32处理器,利用报警电路避免采集数据过大或过小问题,再通过配置去耦电容和设计地线实现系统抗干扰设计,从而降低数据传输时延.基于此,利用Kalman滤波算法可还原真实数据的性能,去除通信链路环境噪声,实现完整的参数采集.结果表明:无论在单跳还是多跳传输的情况下,系统的数据传输时延可保持在15 s以下,且参数数据有效完整度始终不低于0.96.

摘要： 印刷电路板(PCB)的设计决定了产品电磁兼容(EMC)性能的好坏,合理地运用去耦电容对滤除PCB的电磁干扰,提高产品的电磁兼容性能至关重要.PCB设计中,不仅需要合理选择去耦电容的容量,其谐振频率、走线布局也同样重要.从去耦电容的滤波原理出发,介绍了去耦电容的选型、布局要求,并结合实际案例讲解如何利用去耦电容解决电磁兼容问题,为相关设计人员提供参考.

摘要： 随着物联网的成熟和完善,无线通信技术和无线传感网络技术得到广泛应用,由于通信频率提升、电路复杂度增加等因素,设备的电磁兼容性成为必须考虑的问题.本篇文章分析了印制电路板(PCB)设计过程中电磁干扰(EMI)产生原因和相关抑制措施、解决方案,为相关电路设计工作提供参考和依据.

摘要： 为了降低集成在片上供电网络中的开关电容电压转换器的转换功耗和负载端的电压噪声,提出一种优化方案来优化开关电容电压转换器的转换电容和去耦电容两者间的电容资源分配.通过建立和求解不等式约束非线性规划问题,获得了转换电容和去耦电容共享电容资源的最优分配,有效地降低了电压转换器的转换功耗和电压噪声之和.实验结果表明,转换电容和去耦电容的组合优化方法能够将转换功耗和电压噪声之和降低约11％～28％.对于更大规模的供电网络,该优化方案能够有效地降低电压转换功耗和负载端的电压噪声.

摘要： 随着数字集成电路的不断发展,集成电路的瞬时功耗也在不断提高,对于芯片供电具有一定的挑战.本文结合一款瞬时功耗较大的芯片,介绍了去耦电容在ATE测试板上的具体应用,说明了在芯片测试过程中去耦电容的重要性.

摘要： 某变频空调进行骚扰功率测试时出现限值超标的问题。通过对不合格样机进行测试数据分析,并借助频谱分析仪进行近场探测,快速定位干扰源。并针对干扰源特性进行分析,找到问题关键在于芯片电源去耦电容,深入分析去耦电容对EMI影响的关键因素,快速解决该问题,为后续类似问题提供优化思路。

摘要： 文章对PCB空间有限情况下,去耦电容的摆放位置设计方案进行了理论分析和仿真分析验证.结果 表明,在无法保证去耦电容都拥有过孔的情况下,将去耦电容分别放置于不同层面,将优于将其放置于同一层面.

摘要： 随着半导体工艺的进步,供电网络上的噪声对芯片的影响愈加严重,使得芯片产生延迟变化、出现时序违例甚至功能失效.添加去耦电容(decap,decoupling capacitor)是解决电源噪声问题的主要方法.针对片上去耦电容的特点和应用展开研究,探讨了CMOS工艺下去耦电容的基本特点,比较了不同工艺/结构的去耦电容在电容密度、泄漏电流等方面的优劣,介绍了两类去耦电容的分配算法,为去耦电容的选择使用提供了参考;并提出了去耦电容"预布"与二次插入相结合以改善性能的设计思想.

摘要： 电源噪声会造成电路功能障碍,信号完整性问题及EMI问题,本文详细讨论了去耦电容的原理及选取原则.在多个电容并联去耦时,在某些频率下并联电容之间会发生谐振,去耦失效,常规选取方法无法达到理想效果,本文根据去耦电容的工作原理,采用仿真软件对去耦电容的特性综合分析,模拟去耦电容的谐振情况,以达到去耦的最佳效果.

摘要： 电源噪声会造成电路功能障碍,产生信号完整性问题及EMI问题.详细描述了去耦电容的原理及选取原则.在多个电容并联去耦时,在某些频率下并联电容之间会发生谐振,理论推导无法完全避免这一复杂问题.采用PDN仿真工具对去耦电容进行仿真,为设计工程师提供一种有效的去耦电容选择方法.

摘要： 本文通过实际案例介绍了如何通过选择合适容值的去耦电容来降低PCB板的辐射发射，为有类似问题的相关设计人员提供了一条思路。

摘要： 在大功耗计算机主板系统设计中,噪声电流引起的噪声电压波动对系统的稳定性影响显著.合理的电源完整性设计将有效地解决噪声电流对整个系统的影响.描述了基于国产龙芯3B处理器设计通用计算机主板过程中的电源完整性设计,介绍了电源配送网络的建模方法和基于分段去耦思想的去耦电容网络设计方法,并在建模和设计方法中充分运用交互式仿真验证.设计和仿真的方法将对计算机主板和其他复杂电子系统板级供电网络设计提供参考借鉴.

摘要： 随着低电压和高时钟频率IC器件的发展,及高密度、多叠层、模拟/数字器件共存的高复杂度PCB的出现,电源完整性分析已经成了PCB设计不可忽视的问题.本文以一个16层的高速高密度模数混合电路为例,采用Candence(PI)仿真分析软件,对该PCB的关键电源平面进行了详尽分析,并提出了优化电源平面噪声影响的有效方法.仿真结果及实践都表明:添加去耦电容后的电源平面噪声容限满足设计要求.

摘要： 本文主要从集成电路的物理设计入手,通过分析电磁干扰发生的三个方面——干扰源、耦合路径及干扰设备,找出芯片电磁干扰的主要问题,给出了相应的防治措施,并提出一种在标准单元布局的芯片标准单元电源地之间增加去耦电容的方法,来减小因为器件高速开关引起的电压波动,达到减小电磁噪声的目的.实验结果表明,这种方法在不增加额外的芯片面积的情况下,对减小瞬时开关噪声有较好的效果。

摘要： 为了抑制电快速瞬变脉冲群对微机保护装置的干扰，本文通过给微机保护装置的电源端口进行电快速瞬变脉冲群抗扰度试验来研究提高其抗扰度水平。首先，对微机保护装置电源的供电模式进行试验研究，提出并验证微机保护装置采取改进的分布式供电模式抗电快速瞬变脉冲群的效果较好。然后，通过试验比较在微机保护装置的电源端口串联铁氧体磁珠、电磁干扰滤波器和并联瞬态抑制二极管等措施抗电快速瞬变脉冲群的效果。最后研究在微机保护装置内芯片电源和数字地之间接入 0.1uf的去耦电容抗电快速瞬变脉冲群的效果。试验结果表明采取上述抗干扰措施后可以有效抑制电快速瞬变脉冲群对微机保护装置电源的干扰。

摘要： 在高速数字电路设计中,系统时钟频率越来越高,芯片规模越来越大,导致系统功耗也越来越大,而供电电压却越来越低,由此导致电源完整性问题.本文简要分析高速数字电路设计中的电源完整性问题,介绍了利用Allegro软件中的Allegro PCB PI进行电源完整性设计流程,结合实例对此进行说明和分析.相对于其他电源完整性分析工具，PI易于使用，不需要很深的电磁学及微波方面的基础，非常适合于数字电路设计人员使用。

摘要： 在高速数字电路设计中,系统时钟频率越来越高,芯片规模越来越大,导致系统功耗也越来越大,而供电电压却越来越低,由此导致电源完整性问题.本文简要分析高速数字电路设计中的电源完整性问题,介绍了利用Allegro软件中的Allegro PCB PI进行电源完整性设计流程,结合实例对此进行说明和分析.相对于其他电源完整性分析工具，PI易于使用，不需要很深的电磁学及微波方面的基础，非常适合于数字电路设计人员使用。

摘要： 本发明为一种用于宽频去耦超级电容器的复合碳基薄膜电极的制备方法，首先制得铁镍油酸盐前驱体，利用铁镍油酸盐前驱体制得铁酸镍纳米粒子溶液；然后，向铁酸镍纳米粒子溶液中加入正己烷，得到铁酸镍纳米粒子分散液，铁酸镍纳米粒子分散液自组装形成铁酸镍纳米粒子薄膜，并将铁酸镍纳米粒子薄膜沉积到镍片表面；最后，将制得活性炭的正己烷分散液并滴加到铁酸镍纳米粒子薄膜上，镍片表面形成混合薄膜，将包覆有混合薄膜的镍片进行催化还原和化学气相沉积生长，在镍片表面形成复合碳基薄膜，即复合碳基薄膜电极。复合碳基薄膜为碳纳米洋葱、活性炭纳米颗粒和石墨烯薄膜三者形成的互联结构，基于复合碳基薄膜电极的超级电容器具有良好的去耦性能。

摘要： 本发明公开了一种半导体器件，所述半导体器件具有形成于堆叠结构的不同层上的晶体管，所述半导体器件包括堆叠型电容器簇，其中所述堆叠电容器簇的堆叠电容器包括所述半导体器件的晶体管的绝缘层，和布置在所述绝缘层上面和下面的至少第一导电层和第二导电层，其中所述堆叠电容器是在第一线和第二线之间并联连接的堆叠电容器簇的去耦电容器。

摘要： 本发明公开一种基于去耦电容去耦区域的电源分配网络设计方法，首先在谐振腔模型的基础上，建模带去耦电容的电源地平面；在该建模方法的基础上计算出去耦电容的横向和纵向去耦半径；根据输入输出端口阻抗最大幅值对应的频率点选择所需的去耦电容，依据去电容的横向和纵向去耦半径选择去耦电容的安装位置；最后绘制电源分配网络的阻抗曲线。本发明解决了电源分配网络设计不能得到去耦电容的安装位置，为电源分配网络中去耦电容的选择和放置提供了一种快速，简便的方法，为实际工程中的电源完整性设计提供可靠指导。

摘要： 本申请提供了一种去耦电容器，包括去耦电容和与MOS晶体管的栅极连接的电阻，去耦电容为MOS晶体管。本申请还提供了一种集成电路，包括去耦电容器，去耦电容器包括NMOS晶体管和PMOS晶体管，PMOS晶体管的漏端连接到NMOS晶体管的栅极，NMOS晶体管的漏端连接到PMOS晶体管的栅极，PMOS晶体管的源极电压高于NMOS晶体管的源极电压。本申请的去耦电容器及具有该去耦电容器的集成电路，能够增强去耦电容器和集成电路的ESD防护能力。

摘要： 本发明公开的带电容电源地平面建模及电容去耦半径仿真方法，首先记录输入/输出端口和去耦电容端口的坐标；根据谐振腔公式或基于双频点近似算法谐振腔公式计算端口系数、每个谐振模式的频域响应；用端口系数、每个谐振模式的频域响应、模式数量、电容频域响应，电容数量求解每个电容分割方案；将分割后的电容转化到电源地平面谐振腔模型中得到带电容电源地平面谐振腔公式；用该谐振腔公式计算电源地平面实际频域阻抗分布，在阻抗分布基础上提取电容的去耦半径。本发明解决了谐振腔算法不能对带电容电源地平面建模的问题，为建模带负载电源地平面提供了一种快速，简便的方法，去耦半径为电源完整性设计中去耦电容的选择和放置提供可靠指导。

摘要： 本发明公开一种基于去耦电容去耦区域的电源分配网络设计方法，首先在谐振腔模型的基础上，建模带去耦电容的电源地平面；在该建模方法的基础上计算出去耦电容的横向和纵向去耦半径；根据输入输出端口阻抗最大幅值对应的频率点选择所需的去耦电容，依据去电容的横向和纵向去耦半径选择去耦电容的安装位置；最后绘制电源分配网络的阻抗曲线。本发明解决了电源分配网络设计不能得到去耦电容的安装位置，为电源分配网络中去耦电容的选择和放置提供了一种快速，简便的方法，为实际工程中的电源完整性设计提供可靠指导。

摘要： 本申请提供了一种去耦电容器，包括去耦电容和与MOS晶体管的栅极连接的电阻，去耦电容为MOS晶体管。本申请还提供了一种集成电路，包括去耦电容器，去耦电容器包括NMOS晶体管和PMOS晶体管，PMOS晶体管的漏端连接到NMOS晶体管的栅极，NMOS晶体管的漏端连接到PMOS晶体管的栅极，PMOS晶体管的源极电压高于NMOS晶体管的源极电压。本申请的去耦电容器及具有该去耦电容器的集成电路，能够增强去耦电容器和集成电路的ESD防护能力。

摘要： 本发明公开的带电容电源地平面建模及电容去耦半径仿真方法，首先记录输入/输出端口和去耦电容端口的坐标；根据谐振腔公式或基于双频点近似算法谐振腔公式计算端口系数、每个谐振模式的频域响应；用端口系数、每个谐振模式的频域响应、模式数量、电容频域响应，电容数量求解每个电容分割方案；将分割后的电容转化到电源地平面谐振腔模型中得到带电容电源地平面谐振腔公式；用该谐振腔公式计算电源地平面实际频域阻抗分布，在阻抗分布基础上提取电容的去耦半径。本发明解决了谐振腔算法不能对带电容电源地平面建模的问题，为建模带负载电源地平面提供了一种快速，简便的方法，去耦半径为电源完整性设计中去耦电容的选择和放置提供可靠指导。

摘要： 本发明提出了一种包括垂直集成的去耦电容器(14)的电容性RF－MEMS。因此所述去耦电容器(14)不会占据额外的面积。另外，根据本发明的RF－MEMS需要更少的互连，这也节省了空间，并且减小了RF路径中的串联电感/阻抗。

摘要： 本发明涉及高电压去耦电容器和集成方法。提供了一种电容器。该电容器包括位于衬底中的第一隔离区中的第一导电层和位于第一隔离区上方的多个电介质层。该多个电介质层可以包括层间电介质(ILD)层和金属间电介质(IMD)层。第一导电层为电容器的底板。第二导电层布置在多个电介质层上方，其中第二导电层是电容器的顶板并且与第一导电层至少部分地重叠。