半导体测试

摘要： 全球先进的自动测试设备供应商泰瑞达宣布,分别与合肥工业大学和福州大学建立了集成电路自动测试大学项目,基于Mag-num V和测试机J750系列建立的课程体系已正式开课。泰瑞达计划将联合中国的更多高校开设相关课程,加大力度支持中国培养自己的半导体测试人才,为中国半导体行业的快速、健康的发展贡献更多的推动力。集成电路自动测试处于集成电路产业链的下游,自动测试设备(ATE)提供的测试环节贯穿了整个集成电路的产业链,是提高集成电路良品率的关键工序。科技的日新月异要求芯片功能越来越强大,而随之带来的是集成电路的复杂程度呈指数级的快速增长,这是芯片测试领域所面临的极大挑战。

摘要： 估值向龙头看齐。2月26日,半导体测试设备公司华峰测控(688200.SH)发布2021年报,公司2021年业绩高增,实现营收8.78亿元,同比增加121%;实现归母净利润4.39亿元,同比增加120%。作为国内最早进入半导体测试设备行业的企业之一,华峰测控目前已经成长为国内头部的半导体测试系统本土供应商,旗下产品在模拟及混合信号类集成电路测试方面国内领先。

摘要： 无心插柳柳成荫。华为旗下的哈勃投资,有望收获2个IPO。6月,从事半导体测试的中科飞测,科创板IPO成功过会;美芯晟科创板IPO申请获受理,8月已完成首轮问询。另有矽电半导体,已提交招股书,只是审核状态变更为“中止”。3家冲刺上市的企业,华为哈勃都有投资,尤其美芯晟科技和矽电半导体,其入股时间不到一年,即启动IPO进程。

摘要： 针对半导体测试车间生产调度的人工排程效率低下、突发事件响应慢和准时性要求满足难等问题,提出了并行多机可视化动态调度框架.首先,根据半导体测试车间的生产特点,提出并行多机调度模型并给出了加权拖期指数的性能目标;其次,结合实际生产环境的动态特点,提出了预反应式重调度策略,并结合滚动窗口方法,总结出四种突发事件的响应策略;再次,运用约束规划算法对调度问题进行求解,给出实际的求解步骤;最后,使用甘特图等工具提供人机协作接口,使得排程人员可以参与调度方案人工调整,并给出了可视化运行效果.运行效果表明,所提框架在提高人工排程效率,快速响应突发事件和容易满足准时性要求等方面有着良好的效果.

摘要： 近年来,随着半导体产业的快速发展,人们对于半导体产品的性能也提出了更高的要求.如何确保半导体的性能满足使用需求成为当前生产企业需要着重研究的课题之一,在半导体生产中,需要对其进行相应的测试工作.当前虚拟仪器技术在半导体测试中得到了较为广泛的应用.鉴于此,文章对虚拟仪器技术进行了分析,并对其在半导体测试中的应用进行了研究.

摘要： 半导体测试是半导体产业发展的一个重要组成,深受人们的关注。随着半导体制程工艺不断提升,测试和验证也变得更加重要。快速测试方案是半导体测试的重要组成,为此,文章在阐述快速测试方案基本内涵的基础上,就如何更好地发挥出快速测试方案在半导体测试中的应用进行策略分析。

摘要： 华峰测控(688200.SH)是国内最大的半导体测试系统本土供应商,也是为数不多进入国际封测市场供应商体系的中国半导体设备厂商。1月14日,中国证监会发文同意华峰测控IPO注册申请,2月18日,公司股票在上交所科创板上市。拥有先发优势发展环境极佳当前,华峰测控所在的半导体测试系统领域处于极佳的发展环境中。

摘要： 随着半导体行业的发展,封测厂大多采用测试机和分选机进行多工位并行测试模式进行大量产.每次生产需要确保工位排线连接正确.当工位连接出错而不能及时发现就会出现漏测的质量问题.针对目前主流的模拟测试机和数字测试机,分别从软、硬件上实现工位防呆进行了说明,对提升测试产品质量有重要意义.

摘要： 半导体测试是半导体产业发展的一个重要组成,深受人们的关注.随着半导体制程工艺不断提升,测试和验证也变得更加重要.快速测试方案是半导体测试的重要组成,为此,文章在阐述快速测试方案基本内涵的基础上,就如何更好地发挥出快速测试方案在半导体测试中的应用进行策略分析.

摘要： 在实际生产中,受制造工艺的影响,芯片内部的基准电压模块会有一定的偏差。在芯片量产测试时,需通过一种内嵌存储单元修调电路,写入trim code来控制芯片内部电路,从而对芯片的参数进行微调。在测试过程中存在一些因素导致测试失效,需要进行复测提高良率。如果使用传统的方式进行一次性可编程(OTP)烧写,由于量产测试时重复烧写,会造成修调位错误烧写,导致芯片失效。基于自动化测试设备(ATE)设计了一种改进的OTP修调算法,测量初始电压、频率,并经过测试修正得出最合适的trim code,在复测时避免了对芯片重复烧写OTP。所提出方法提高了芯片测试良率,降低了生产成本。通过对两片晶圆上8000颗die的测试结果进行分析,验证了所提算法的可行性。

摘要： 本文针对半导体测试中存在的测试参数繁多、经验选择的不确定性等问题,运用粗糙集理论,构造测试参数选择的知识系统,通过对跑片数据的预处理、连续属性的离散化、属性约简,最终提取规则.具体解决了三极管测试参数的选择问题,提高了三极管测试的生产效率.该方法有一定的实用价值和参考意义。

摘要： 本文对测量半导体样品电阻率的四探针法进行了介绍,详细讨论了直排四探针法和双电测四探针法的测量方法并给出了相应计算电阻率的公式,给出了直排四探针法厚度修正公式,比较了两类方法的优缺点.

摘要： 半导体测试领域非常广泛,而IC测试工作是一种十分重要的项目,从产品的不良品维成本的计算模式中,可得知产品的不良维修成本,IC测试机可作为测试环境的整合,提高IC测试功能的完整性.

摘要： 介绍了如何通过设计芯片置放载体，达成把单一功能的老炼(Burn-In，BI)与最终测试(Final Test，FT)板扩充成为通用功能型的试验板。由于产品的不同，芯片封装的形式及其接脚数目也不同。然而通过此称为“芯片置放载体”的设计大大提升了既有BI与FT测试板的使用，也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片，通过设计“信道转换板”(Channel Scramble Board，CSB)使得相同的芯片置放载体能适用于所有的芯片，如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。

摘要： 介绍了如何通过设计芯片置放载体，达成把单一功能的老炼(Burn-In，BI)与最终测试(Final Test，FT)板扩充成为通用功能型的试验板。由于产品的不同，芯片封装的形式及其接脚数目也不同。然而通过此称为“芯片置放载体”的设计大大提升了既有BI与FT测试板的使用，也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片，通过设计“信道转换板”(Channel Scramble Board，CSB)使得相同的芯片置放载体能适用于所有的芯片，如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。

摘要： 介绍了如何通过设计芯片置放载体，达成把单一功能的老炼(Burn-In，BI)与最终测试(Final Test，FT)板扩充成为通用功能型的试验板。由于产品的不同，芯片封装的形式及其接脚数目也不同。然而通过此称为“芯片置放载体”的设计大大提升了既有BI与FT测试板的使用，也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片，通过设计“信道转换板”(Channel Scramble Board，CSB)使得相同的芯片置放载体能适用于所有的芯片，如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。

摘要： 介绍了如何通过设计芯片置放载体，达成把单一功能的老炼(Burn-In，BI)与最终测试(Final Test，FT)板扩充成为通用功能型的试验板。由于产品的不同，芯片封装的形式及其接脚数目也不同。然而通过此称为“芯片置放载体”的设计大大提升了既有BI与FT测试板的使用，也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片，通过设计“信道转换板”(Channel Scramble Board，CSB)使得相同的芯片置放载体能适用于所有的芯片，如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。

摘要： A production loss based maintenance plan is proposed to reduce the semiconductor testing cost due to unscheduled ATE (Automatic Test Equipment) downtime. Three maintenance methods, active redundancy, standby redundancy and vendor repair, are proposed and their impacts on the repair time, i.e. the downtime period, are compared under various repair scenarios.By reducing the ATE downtime, the system utilization increases and hence the production loss is mitigated, if not minimized.This method is different from existing approaches such as multiple sites testing or low cost ATE testing. Leveraging the aggregate cost model, decision makers can determine the maintenance method that minimizes the production loss. A numerical example is used to demonstrate the application of the new method. Results show that using redundant modules is a very effective approach to reduce the semiconductor production loss due to unscheduled ATE downtimes.

摘要： A production loss based maintenance plan is proposed to reduce the semiconductor testing cost due to unscheduled ATE (Automatic Test Equipment) downtime. Three maintenance methods, active redundancy, standby redundancy and vendor repair, are proposed and their impacts on the repair time, i.e. the downtime period, are compared under various repair scenarios.By reducing the ATE downtime, the system utilization increases and hence the production loss is mitigated, if not minimized.This method is different from existing approaches such as multiple sites testing or low cost ATE testing. Leveraging the aggregate cost model, decision makers can determine the maintenance method that minimizes the production loss. A numerical example is used to demonstrate the application of the new method. Results show that using redundant modules is a very effective approach to reduce the semiconductor production loss due to unscheduled ATE downtimes.

摘要： A production loss based maintenance plan is proposed to reduce the semiconductor testing cost due to unscheduled ATE (Automatic Test Equipment) downtime. Three maintenance methods, active redundancy, standby redundancy and vendor repair, are proposed and their impacts on the repair time, i.e. the downtime period, are compared under various repair scenarios.By reducing the ATE downtime, the system utilization increases and hence the production loss is mitigated, if not minimized.This method is different from existing approaches such as multiple sites testing or low cost ATE testing. Leveraging the aggregate cost model, decision makers can determine the maintenance method that minimizes the production loss. A numerical example is used to demonstrate the application of the new method. Results show that using redundant modules is a very effective approach to reduce the semiconductor production loss due to unscheduled ATE downtimes.

摘要： 本文公开半导体元件测试系统和测试处理器。根据本发明，由于具备用于消除设置于测试头的界面区块的测试板的热量的温度控制设备，因此，可以执行具有高度可靠性的半导体元件的测试。

摘要： 本文公开半导体元件测试系统和测试处理器。根据本发明，由于具备用于消除设置于测试头的界面区块的测试板的热量的温度控制设备，因此，可以执行具有高度可靠性的半导体元件的测试。

摘要： 提供一种半导体装置、半导体试验测试装置和半导体装置的试验测试方法，解决了在具备多个DAC的半导体集成电路的合格品判别的测试中，存在测试时间因DAC的数目的增加或高解像度化而变长这样的问题。在测试两个DAC、即DAC1和DAC2的情况下，控制部(170)通过交替地增加DAC1和DAC2的数字输入值，被输入DAC1和DAC2的模拟输出值的比较部1的输出在“0”和“1”之间重复倒相。因在判断部(180)中判断上述比较部1的输出模式是否与期待值一致，所以可进行DAC的合格品判别。

摘要： 在RC‑IGBT芯片的半导体测试电路中，将探针的接触次数限制在最低限度而连续进行多个测试。将继电器(RL1)配置在电源(1)与开关元件(3)之间，将继电器(RL2)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与缓冲电路(4)之间，将继电器(RL3)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与线圈(L2)之间，将继电器(RL4)配置在二极管(D1)与开关元件(3)之间。IGBT部(8a)的接通/关断测试是使继电器(RL2、RL4)接通，IGBT部(8a)的雪崩测试是使继电器(RL2)接通，IGBT部(8a)的短路测试是使继电器(RL1)接通，FWD部(8b)的恢复测试是使继电器(RL1、RL3)接通。此时，探针的接触次数为一次。

摘要： 本揭露提供一种半导体测试装置、半导体测试系统以及半导体测试方法，其中半导体测试装置包含：衬底；金手指触片结构，放置于所述衬底的一侧。本揭露提供的半导体测试装置可以提升开发阶段时的板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。

摘要： 一种半导体测试电路，用于测试半导体存储器件，并且具有简单的结构和大量可执行的测试模式。多个计数器通过从这些计数器输出的计数值分别指定写/读地址的多个部分，其中每一个部分由一个位或多个连续位组成。切换电路选择性地输出用于单独地控制这些计数器的操作的计数器控制信号。每一个计数器控制信号是公用于这些计数器的公共计数器控制信号，或者是从这些计数器中除该计数器控制信号所输出到的第二个计数器之外的第一个计数器输出的所述多个部分之一的最高位。因此，可以将写/读地址的分配变化为计数器的计数值。

摘要： 提供能够保持良好的电接触来进行具有微细电极构造的被测试电子部件的测试的半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法及半导体器件的制造方法。该半导体测试装置包括：测试电路(13)，将测试信号输入输出到被测试电子部件；测试信号布线(12)，与该测试电路电连接；接触基板(5)，与被测试电子部件的电极电连接，配有传送测试信号的导电通路(6)，设置有用绝缘性材料形成的、有上表面和下表面的至少一个以上的通孔；多层布线基板(7)，与导电通路和测试信号布线电连接，配置有在接触基板的下表面上的至少一个以上的通孔(9)；以及吸附机构(11)，吸附并保持被测试电子部件、接触基板、以及多层布线基板。

摘要： 本揭露提供一种半导体测试装置、半导体测试系统以及半导体测试方法，其中半导体测试装置包含：衬底；金手指触片结构，放置于所述衬底的一侧。本揭露提供的半导体测试装置可以提升开发阶段时的板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。

摘要： 在RC‑IGBT芯片的半导体测试电路中，将探针的接触次数限制在最低限度而连续进行多个测试。将继电器(RL1)配置在电源(1)与开关元件(3)之间，将继电器(RL2)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与缓冲电路(4)之间，将继电器(RL3)配置在开关元件(3)和RC‑IGBT芯片(8)的连接点与线圈(L2)之间，将继电器(RL4)配置在二极管(D1)与开关元件(3)之间。IGBT部(8a)的接通/关断测试是使继电器(RL2、RL4)接通，IGBT部(8a)的雪崩测试是使继电器(RL2)接通，IGBT部(8a)的短路测试是使继电器(RL1)接通，FWD部(8b)的恢复测试是使继电器(RL1、RL3)接通。此时，探针的接触次数为一次。

摘要： 本发明提供了一种解决半导体测试失败的半导体结构以及半导体测试方法。根据本发明的用于解决由于钝化层裂缝而导致半导体测试失败的半导体结构包括：布置在晶圆的金属层、布置在金属层上的钝化层、在钝化层的顶部和侧壁上形成的聚酰胺层、覆盖金属层的一部分并且覆盖聚酰胺层的至少一部分的中间层、以及布置在中间层上连接层。