前端总线

摘要： 华北工控最新推出35寸EMB-3870嵌入式主板，它基于InteIPineview＋ICH8M芯片组，IntelAtomN450处理器（1．66GHz3Ez，667MHz前端总线，512KB二级缓存）而设，CPU处理速度可达1．66G，内存可达DDR22G，低功耗、散热性好的。应用范围：高性能、低功耗的嵌入式设计方案，可广泛应用于通讯控制、媒体播放、广告、LCD大屏、工业控制、交通控制、信息系统、金融设备、自动售票系统、汽车、数字控制、军工等领域。

摘要： 单板计算机、嵌入式系统制造商广积科技推出3．5寸嵌入式工业级主板-IB888．专为低功耗和移动应用的IB888支持Intel 凌动系列处理器11133GHz／1．6GHz主频；533MHzFSB（前端总线）．集成Intel 系统控制器中枢US15W芯片组／Intel GMA500图象引擎和1个DDR2SO—DIMM插槽（最大可支持2GB内存容量）．

摘要： 我的主板芯片组为Intel 865GV，前端总线最高支持800MHz，支持双通道DDR400，CPU为赛扬D315（2．26GHZ）。我准备对CPU进行超频，最大限度发挥整体性能。请问这块主板支持超频吗？另外，把CPU超到3．4GHz是否合适？

摘要： 当人们想要购买或评价一台计算机时，最先谈到的往往就是该机器的CPU，如Pentium42．8GHz／800MHzFSB，即2．8GHz的CPU主频，800MHz的前端总线频率，它们都影响着CPU的运算速度，另外还有外频、倍频等相关指标，CPU的这些工作频率是反映CPU性能的主要指标。

摘要： 配置分析：这套中档价位的配置我们选择了Intel平台，处理器方面，我们选择了人气较高的奔腾（Pentium）E6500K，这款处理器采用了45nm工艺制造，基于酷睿徼架构设计。主频进一步提高到2．93GHz。外频266MHz，前端总线1066MHz，两颖核心共享使用2MB二级缓存。

摘要： 前端总线(FSB)是计算机控制系统中一个非常重要的概念.文章阐明了其概念的准确含义;详细论述了其发展的历程;介绍了和它相关的几个十分重要的技术参数,如主频、外频、倍频等;说明了FSB与内存、显卡等高速数据传送设备的关系;同时为设计和使用这些参数时提出了一些建议,如注意数据的误差、频率的偏移等.文章还分析了在前端总线的最新研究与应用等方面的国内外进展及其未来发展方向,为研究和应用FSB总线提供了参考.同时也为使用该技术开发应用产品提出了一些有建设性的结论.

摘要： 表里如一的感受外观够靓了，内在呢？当然也不会太差,本次测评的这款笔记本电脑采用了英特尔酷睿i5-430M（2.27GHz，3MB三级缓存，1066MHz前端总线），

摘要： 研祥（EVOC）近日发布采用新一代Intel。PineviewAtomTMD510处理器的嵌入式多网口单板计算机，NET—1815VD6N采用Intel45纳米技术的LunaPierDual—COreAtomTMD510芯片及相关平台。AtomTMD510采用双核心四线程，主频1．66GHz，前端总线667MHz，一级缓存2x24KB＋2x32KB，二级缓存2×512KB，支持EM64T技术。

摘要： 华硕最新推出的P5G41T—M主板是一款采用IntelG41＋1CH7芯片组的产品。虽然芯片组看做规格较低，但事实上对于广大主流用户而言，G41主板完全够用了。产品升级了支持DDR31333规格的内存，同时最大前端总线也达到1333MHz。虽然DDR2800／1066内存已经足以支撑LGA775接口处理器，但是DDR3内存不仅拥有更高的频率．

摘要： 随着处理器向多核及众核结构的发展，处理器间、处理器与套片间的通信性能已经成为限制处理器性能的瓶颈，如何提高处理器的通信带宽已成为当前研究的重要课题。本文阐述了高速互连技术的发展历史及现状，对各种互连技术的特点及应用领域进行了比较，探讨了互连技术的发展前景。

摘要： 随着处理器向多核及众核结构的发展，处理器间、处理器与套片间的通信性能已经成为限制处理器性能的瓶颈，如何提高处理器的通信带宽已成为当前研究的重要课题。本文阐述了高速互连技术的发展历史及现状，对各种互连技术的特点及应用领域进行了比较，探讨了互连技术的发展前景。

摘要： 随着处理器向多核及众核结构的发展，处理器间、处理器与套片间的通信性能已经成为限制处理器性能的瓶颈，如何提高处理器的通信带宽已成为当前研究的重要课题。本文阐述了高速互连技术的发展历史及现状，对各种互连技术的特点及应用领域进行了比较，探讨了互连技术的发展前景。

摘要： 随着处理器向多核及众核结构的发展，处理器间、处理器与套片间的通信性能已经成为限制处理器性能的瓶颈，如何提高处理器的通信带宽已成为当前研究的重要课题。本文阐述了高速互连技术的发展历史及现状，对各种互连技术的特点及应用领域进行了比较，探讨了互连技术的发展前景。

摘要： 一种Web前端消息总线系统涉及信息技术领域，尤其Web前端管控的技术领域。本发明由Message模块、Event模块和插件模块组成，Message模块由Store组件、Getter组件、Setter组件和Action组件组成；Event模块由数据注册组件、数据通知组件和数据分发组件组成；本发明的核心是解决Web前端组件之间的通讯问题，本发明为Web前端组件之间通讯定义了一套统一的规范，各个组件使用统一的通讯模式进行通信。本发明的目的是让Web前端架构围绕Web前端消息总线系统进行组件开发，形成企业内部的Web前端技术生态环境和技术栈，提高web前端组件的复用率，提供项目开发的生产效率同时降低项目的运维成本。

摘要： 本发明属于总线控制技术领域，具体涉及一种百兆1553B发控总线模拟前端。该模拟前端包括带通滤波器、电子开关、可调增益放大器、平滑滤波器、隔离变压器、限幅电路、抗混叠滤波器、第一级放大器、第二级放大器和第三级放大器。该模拟前端能够实现射频发射信号的功率放大和接收信号的选频、滤波、低噪声放大、收发信号的开关切换等射频前端功能。内置高性能射频滤波器，能够有效滤除带外干扰，保证终端设备的抗干扰性能和波形的完整性。外接同轴电缆和功分器，能够实现射频信号的匹配传输。

摘要： 本发明涉及用于有源前端应用的线性和非线性动态总线控制。一种电力转换器具有动态总线控制器，以控制针对马达电力流方向和再生电力流方向的整流器DC输出，其中，对于DC输出处的电力流的再生方向，控制器将DC总线电压控制在第一再生电压极限与第二再生电压极限之间，并且根据再生电力极限参数以随着DC总线电压值的增加而增加的方式来限制DC输出处的电力。对于DC输出处的电力流的马达方向，控制器将DC输出处的DC总线电压控制在第一马达电压极限与第二马达电压极限之间，并且根据马达电力极限参数以随着DC总线电压值的增加而减小的方式来限制DC输出处的电力。

摘要： 本发明属于总线控制技术领域，具体涉及一种百兆1553B发控总线模拟前端。该模拟前端包括带通滤波器、电子开关、可调增益放大器、平滑滤波器、隔离变压器、限幅电路、抗混叠滤波器、第一级放大器、第二级放大器和第三级放大器。该模拟前端能够实现射频发射信号的功率放大和接收信号的选频、滤波、低噪声放大、收发信号的开关切换等射频前端功能。内置高性能射频滤波器，能够有效滤除带外干扰，保证终端设备的抗干扰性能和波形的完整性。外接同轴电缆和功分器，能够实现射频信号的匹配传输。

摘要： 公开了用于射频前端控制接口(RFFE)总线的信令协议。在示例性方面，RFFE协议被修改以提供比由该RFFE协议分配的正常的四比特更短的地址。通过向地址分配较少的比特，跨RFFE总线发送的帧更短，并且因此改进了总线周转时间，这减少了总体等待时间。此外，较短的消息有可能可以提供增量的功率节省。在又一示例性方面，使用不同的数据率来传送帧的不同部分。具体而言，可以使用单数据率(SDR)来发送总线管理部分，并且可以使用双倍数据率(DDR)来发送有效载荷部分。在有效载荷部分上使用DDR的净效应是减少了总线周转时间，并且因此减少了等待时间。

摘要： 本发明实施例公开了一种应用于两线制总线的模拟前端装置。所述装置包括双输入单输出的接收链路以及单输入双输出的发射链路，其中：接收链路，用于接收到经由两线制总线传输的双路模拟信号后，通过第一处理电路对双路模拟信号进行放大滤波处理，并转换得到一路数字信号，输出至模拟前端装置所在的数字设备；发射链路，用于接收数字设备发送的数字信号后，转换成双路模拟信号，通过第二处理电路对双路模拟信号进行放大滤波处理后输出至两线制总线；第一处理电路和第二处理电路均为双路且对称设置的增益带宽可调节电路。通过本发明的技术方案，能够实现模拟前端装置在两线制总线中的应用，提高两线制总线的兼容性，降低两线制总线的使用成本。

摘要： 本实用新型实施例公开了一种应用于两线制总线的模拟前端装置。所述装置包括双输入单输出的接收链路和单输入双输出的发射链路，其中：接收链路，用于接收到经由两线制总线传输的双路模拟信号后，通过第一处理电路对双路模拟信号进行放大滤波处理，并转换得到一路数字信号，输出至模拟前端装置所在的数字设备；发射链路，用于接收数字设备发送的数字信号后，转换成双路模拟信号，通过第二处理电路对双路模拟信号进行放大滤波处理后输出至两线制总线；第一处理电路和第二处理电路均为双路且对称设置的增益带宽可调节电路。通过本实用新型的技术方案，能够实现模拟前端装置在两线制总线中的应用，提高两线制总线兼容性，降低两线制总线使用成本。

摘要： 本发明提供一种多采集前端总线管理方法及装置，其中所述方法包括如下步骤：读写后端在总线上所有采集前端处于只收不发模式下向所有采集前端发送控制时间戳信息，所述控制时间戳信息至少包括对应采集前端所在的选通时间片序列及选通时间片长度；根据选通时间片序列依次驱动对应采集前端打开连接总线通信的接口，在对应选通时间片长度内，读写后端与对应采集前端交互实现射频识别。本发明可以实现在同一总线下多采集前端的正常射频识别，有效实现路侧停车等多区域识别的功能。

摘要： 本发明提供一种多采集前端总线管理方法及装置，其中所述方法包括如下步骤：读写后端在总线上所有采集前端处于只收不发模式下向所有采集前端发送控制时间戳信息，所述控制时间戳信息至少包括对应采集前端所在的选通时间片序列及选通时间片长度；根据选通时间片序列依次驱动对应采集前端打开连接总线通信的接口，在对应选通时间片长度内，读写后端与对应采集前端交互实现射频识别。本发明可以实现在同一总线下多采集前端的正常射频识别，有效实现路侧停车等多区域识别的功能。

摘要： 本实用新型提出一种前端总线测试架构，其包括内存控制中心、中央处理器、具有探针的前端总线测试装置以及显示装置。内存控制中心通过前端总线与中央处理器相连。具有探针的前端总线测试装置连接于中央处理器的背板。显示装置连接至具有探针的前端总线测试装置。其中，此具有探针的前端总线测试装置又包括主体部件、多个探针以及阻抗仿真模块。多个探针设置于主体部件上，且其与中央处理器的背板的测量通孔接触。阻抗仿真模块，设置于主体部件上，且其与显示装置连接，用以仿真从中央处理器背板的测量通孔到中央处理器的下垫板之间的特性阻抗。本实用新型可以使对前端总线信号的完整性测试更准确。