您现在的位置: 首页> 研究主题> 倍频器

倍频器

倍频器的相关文献在1960年到2022年内共计650篇,主要集中在无线电电子学、电信技术、自动化技术、计算机技术、机械、仪表工业 等领域,其中期刊论文230篇、会议论文52篇、专利文献2875072篇;相关期刊142种,包括电子科技大学学报、电讯技术、光机电信息等; 相关会议43种,包括2015年全国天线年会、四川省电子学会曙光分会第十七届学术年会暨中物院第十届电子技术青年学术交流会、2014年全国军事微波技术暨太赫兹技术学术会议等;倍频器的相关文献由1178位作者贡献,包括廖小平、吴砺、张勇等。

倍频器—发文量

期刊论文>

论文:230 占比:0.01%

会议论文>

论文:52 占比:0.00%

专利文献>

论文:2875072 占比:99.99%

总计:2875354篇

倍频器—发文趋势图

倍频器

-研究学者

  • 廖小平
  • 吴砺
  • 张勇
  • 冯志红
  • 凌吉武
  • 张立森
  • 梁士雄
  • 韩居正
  • 杨大宝
  • 何月
  • 期刊论文
  • 会议论文
  • 专利文献

搜索

排序:

年份

作者

    • 何月; 田遥岭; 刘戈; 黄昆; 邓贤进; 苏伟
    • 摘要: 基于太赫兹肖特基二极管的强非线性特性,采用多次谐波倍频和混频的方式,研制了可应用于连续波频率调制雷达探测的紧凑型220 GHz收发前端。为了使接收机实现高功率输出,220 GHz三倍频器的功放驱动采用4路功率合成的方式,实现70 GHz 300 mW高功率功率放大器模块,70 GHz高抑制度7阶腔体带通滤波器抑制高次谐波信号。为了使接收机具有高灵敏度,220 GHz谐波混频器采用hammer-head抑制结构和二极管精确噪声模型设计电路结构,接收中频链路采用开关控制来实现动态范围大于60 dB动态增益控制。220 GHz收发前端在215~225 GHz范围内实现了高于10 mW的最大功率输出,接收机最低噪声系数小于7 dB,增益动态范围大于60 dB(-7~54 dB)。
    • 孙毅; 王彦
    • 摘要: 为解决目前市面上毫米波倍频器制作工艺与体积之间的矛盾,设计了一款工艺简单、体积小、效率高、成本低的毫米波无源三倍频器.该倍频器在印制电路板上采用砷化镓变容二极管的反向并联电路结构,能有效抑制偶次谐波,改善输入阻抗特性;并在电路中增加空闲电路,大大提高了倍频信号的输出功率;最后通过仿真软件对倍频器进行优化和仿真,结果表明该倍频器效率高达55. 78% 、基波抑制大于50 dBc.
    • 唐家轩; 李少甫; 何婷婷; 马得原
    • 摘要: 太赫兹倍频器具备高寿命、低噪声、高频率稳定度等优点,在太赫兹通信、成像、探测等领域中发挥着重要的作用.研究倍频器对推动太赫兹应用技术的发展具有重要意义.太赫兹倍频器的研究正朝着更高频段和更高输出功率迈进,有许多问题亟需解决,如倍频损耗高、倍频效率低等.肖特基二极管是目前使用最多的非线性器件,基于该器件的倍频器在输出功率和输出带宽上有较大竞争优势.本文从肖特基二极管出发,综述了二倍频器和三倍频器常用的电路结构,归纳了该器件存在的研究难点和解决方案.并对肖特基二极管倍频器的应用场景和未来发展方向进行了总结和展望.
    • 陈嘉豪; 李浩明; 王腾佳; 王志宇; 刘家瑞; 郁发新
    • 摘要: 为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环输出杂散恶化,该倍频器通过数控边沿调整技术在较大误差范围内进行占空比粗调,然后通过模拟占空比校准环路进行高精度占空比校准,两种校准方式根据所提出的占空比校准控制算法协同工作,在扩大校准范围的同时提高了校准精度.仿真结果证明可以将100 MHz输入参考时钟占空比误差从13.8%降低至0.007%,且倍频输出频率误差低至380×10-6.基于40 nm CMOS工艺对该倍频器进行流片验证,测试结果表明:该倍频器能够使锁相环输出信号的带内噪声降低约6.67 dB,量化噪声降低约5.61 dB,且占空比校准后,能够将锁相环输出信号频谱中距离载波1/2参考时钟频率偏移处的杂散降低约9.52 dB;通过倍频器对锁相环的参考时钟进行倍频能够有效降低锁相环的带内噪声和量化噪声,对倍频器输入时钟的占空比进行校准能够有效降低锁相环输出频谱中的杂散.
    • 毋自贤; 冯志红; 郭诚; 温潇竹; 宋旭波; 梁士雄; 顾国栋; 张立森; 吕元杰; 张安学
    • 摘要: 提出了一种基于片上集成电容工艺和带阻滤波结构的高功率三倍频器设计方法.在倍频器输入端,首先对倍频器二极管的直流偏置馈电部分进行改进,在梁式引线结构基础上结合二氧化硅(SiO2)工艺实现了片上集成电容,同时解决了三倍频器的直流馈电和射频接地问题,实现电路功能集成的同时也提高了模型仿真精度.此外,在二极管的输入端采用带阻滤波器结构替代传统的低通滤波结构,在保证倍频器性能的同时进一步简化倍频器结构复杂度和尺寸.为进行验证,设计并加工测试了两款中心频率分别为110 GHz和220 GHz的双路功率合成三倍频器.实际测试结果表明,在输入功率500 mW条件下,110 GHz三倍频器的输出峰值功率达到了140 mW,峰值效率接近30%,带宽超过15 GHz;在输入功率300 mW条件下,220 GHz三倍频器的输出峰值功率达到了45 mW,峰值效率达到15%,带宽为15 GHz.两款倍频的测试结果均有优秀表现,验证了设计方法的有效性.
    • 任璇
    • 摘要: 基于90 nm GaAs PHEMT工艺设计了一款二次倍频器芯片,通过探针台对芯片性能进行了评估.倍频器芯片输入频率为9~15 GHz,输出频率为18~30 GHz.芯片电路中包含了输入、输出两级驱动放大器、一个二次倍频器和一个带通滤波器,可以实现将典型输入功率为3 dBm的9~15 GHz的输入信号倍频输出为功率大于15 dBm的18~30 GHz的二倍频输出信号,并且输出的二倍频信号对基波信号的抑制度可以达到30 dBc以上.倍频器芯片的尺寸为1.9 mm×1.2 mm.
    • 任璇
    • 摘要: 基于90 nm GaAs PHEMT工艺设计了一款二次倍频器芯片,通过探针台对芯片性能进行了评估。倍频器芯片输入频率为9~15 GHz,输出频率为18~30 GHz。芯片电路中包含了输入、输出两级驱动放大器、一个二次倍频器和一个带通滤波器,可以实现将典型输入功率为3 dBm的9~15 GHz的输入信号倍频输出为功率大于15 dBm的18~30 GHz的二倍频输出信号,并且输出的二倍频信号对基波信号的抑制度可以达到30 dBc以上。倍频器芯片的尺寸为1.9 mm×1.2 mm。
    • 宋瑞良; 汪春霆
    • 摘要: 太赫兹CMOS电路具有小型化、与大规模硅基工艺兼容的特点,非常适合未来太赫兹通信以及5G通信的应用.本文以太赫兹CMOS本振电路为切入点,调研了国际和国内的最新CMOS倍频器电路结构,在此基础上,对推推(push-push)倍频器、注入锁定倍频器以及混频倍频器的电路结构和特点进行了详细介绍.通过对以上几种倍频器的分析对比,总结了不同的倍频器在实际应用中的优缺点,为太赫兹射频前端小型化实际应用奠定基础.
    • 刘小明1; 俞硕1; 张爱清1
    • 摘要: 《高频电子线路》是电子信息类专业一门重要的专业课程,具有知识体系繁杂、教师教学难度大、学生学习吃力等特点。为了提高《高频电子线路》的教学效果,本文梳理了《高频电子线路》的知识体系,探讨了该课程的教学方法,并对该课程在实习实训上的应用进行了实践。专业课程《高频电子线路》在电子信息类专业中处于基础性、过渡性的地位。该课程的基本概念、基本电路、基本思想是从事电力电子、射频微波电路设计、通信系统设计必须掌握的内容。
  • 查看更多

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号