集成电路测试

摘要： 为了解决高速数电芯片测试速度慢、测试精度低的问题,提出一种利用LK88系列测试平台对集成电路高速数电芯片参数进行有效测试的方法.该测试方案通过对高速数电芯片SN74HC138的测试,可以实现快速筛出失效芯片、进行功能验证、对高速数电芯片的直流参数进行精准测试,最后通过上位机直观显示出来.测试过程易于操作、增强了可读性.与芯片Spec参数标准对比分析后可以得出测试精准性也有效提高.因为缩短了整体测试时长,并且精度提高,对于提升集成电路产业链经济效益方面具有积极影响.

摘要： 阐述一种集成电路防反插测试技术,该技术通过检测集成电路引脚之间的阻抗来判断集成电路的插装状态。根据对集成电路插装状态的检测结果,自动控制是否对集成电路加电测试。

摘要： 全球先进的自动测试设备供应商泰瑞达宣布,分别与合肥工业大学和福州大学建立了集成电路自动测试大学项目,基于Mag-num V和测试机J750系列建立的课程体系已正式开课。泰瑞达计划将联合中国的更多高校开设相关课程,加大力度支持中国培养自己的半导体测试人才,为中国半导体行业的快速、健康的发展贡献更多的推动力。集成电路自动测试处于集成电路产业链的下游,自动测试设备(ATE)提供的测试环节贯穿了整个集成电路的产业链,是提高集成电路良品率的关键工序。科技的日新月异要求芯片功能越来越强大,而随之带来的是集成电路的复杂程度呈指数级的快速增长,这是芯片测试领域所面临的极大挑战。

摘要： 估值向龙头看齐。2月26日,半导体测试设备公司华峰测控(688200.SH)发布2021年报,公司2021年业绩高增,实现营收8.78亿元,同比增加121%;实现归母净利润4.39亿元,同比增加120%。作为国内最早进入半导体测试设备行业的企业之一,华峰测控目前已经成长为国内头部的半导体测试系统本土供应商,旗下产品在模拟及混合信号类集成电路测试方面国内领先。

摘要： 阐述基于LK8810S平台的数字集成电路测试技术,它对典型数字芯片74HC595测试,包括开路、短路、直流参数、逻辑功能进行测试,测试结果表明,此测试方案准确有效。

摘要： 阐述集成电路制造中芯片测试技术,四种trim的分类和修调与优化,基于案例分析,探讨trim的方法,提供trim的具体修调方法。

摘要： 集成电路测试专业人才匮乏的现状已经极大地制约了国内集成电路产业发展。对集成电路测试工程师的能力要求涵盖电子电路设计、集成电路设计与可测性设计、集成电路生产工艺、测试计量技术以及软件设计等诸多方面。集成电路测试实验课程有针对性地提高了实验者专业能力,经过3年的建设运行,从学习该课程的学生进入专业领域研究和就业前景等方面来看,实验教学均取得了较好的效果,具有推广前景和意义。

摘要： 阐述数字电路测试中的ATE格式的测试向量,需要进行处理才可以配置到测试电路中,提出一种用Python实现测试向量的解析和存储方法,有如下特点:(1)待处理的测试向量长度不再受测试电路内存容量的限制;(2)转换后的测试向量文件更小;(3)存储后的文件保留原数据结构方便后续的直接调用及再处理。

摘要： 提出一种基于浮地源的功率器件测试能力提升方法.该方法利用浮地源特点,通过合理的硬件设计,将测试能力提升一倍,解决了由于技术封锁导致设备板卡无法升级的问题.该方法可应用于电源管理类、电源模块类以及电压调整器类等模拟集成电路中的功率器件测试.

摘要： 集成电路测试在集成电路生产中具有重要的作用,针对集成电路测试软件不易跨平台使用的问题,基于Qt设计实现了一款采用视图/委托/模型框架的集成电路测试软件,给出了测试参数配置、测试程序运行及测试结果管理3部分功能的设计与实现方法;使用Lua开发了软件二次接口,利用多线程技术设计了软件运行引擎,并且采用标准测试数据格式实现了测试数据的存储;实验表明,所设计的软件能够进行集成电路测试并且具有良好的可扩展性和通用性.

摘要： 集成电路测试就是对集成电路进行好坏的判断,通过测量对集成电路的输出响应和预期输出进行比较,以确定或评估集成电路功能和性能的过程.集成电路测试程序开发主要包括测试方案论证、测试接口板设计制作、测试程序调试、测试数据采集、测试结果的分析验证等。测试接口板是一个特定的测试装置，是实现被测电路与ATE之间的连接桥梁。一台大规模数模混合集成系统测试系统(ATE)可支持不同种类电路的测试需求。测试工程师接收到测试接口板后，首先进行测试接口板的插座、接插件、外围元器件焊接，检查无误后.开始上ATE进行电路的测试程序调试。

摘要： 三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销.将传统的二维芯片的绑定前和绑定后测试调度方法运用于三维堆叠集成电路的测试调度会导致测试应用时间的延长.我们分别针对未堆叠的集成电路和N(N≥2)层芯片堆叠的3D-SICs,提出了一种功耗约束下的测试调度优化算法.在ITC'02基准电路的实验结果表明,算法在功耗约束下,测试应用时间和测试数据寄存器个数分别减少多达33.8％和28.6％,证明算法能有效地权衡测试应用时间和硬件开销.

摘要： DOAL模块是基于ASL3000RF测试系统平台上专门用于测试运算放大器的双运放环模块。针对DOAL模块的工作原理,重点分析了其校准原理、实施方法及校准结果判定等,为ASL系列集成电路测试系统校准技术的进一步研究奠定了基础。

摘要： 内建自测试是集成电路测试的一种重要方法,而测试向量产生策略是内建自测试最为关键的问题。文章研究了一种高效的算术逻辑部件测试向量产生策略。这种测试向量产生策略只需要较少的测试向量,就可以对所设计的算术逻辑部件实现100％的故障覆盖,具有很高的效率和较低的代价。

摘要： 本文对一款X86架构处理器的复杂指令在保护模式以及长模式下进行了功能验证.通过对X86架构处理器运行模式进行分析,搭建了进入保护模式以及长模式(长模式包括兼容模式及64bit模式)的模板,为指令集在这3种模式下进行功能验证奠定基础.基于对X86指令访存次数及访存难度的研究,将指令集分为一般指令、一般复杂指令与复杂指令,并对复杂指令:CALL FAR、JUMP FAR、RETURN FAR、INT和IRET进行了定向功能验证,编写测试激励800余条,实现功能点覆盖率100％,发现设计错误32处.

摘要： 本文对一款X86架构处理器的复杂指令在保护模式以及长模式下进行了功能验证.通过对X86架构处理器运行模式进行分析,搭建了进入保护模式以及长模式(长模式包括兼容模式及64bit模式)的模板,为指令集在这3种模式下进行功能验证奠定基础.基于对X86指令访存次数及访存难度的研究,将指令集分为一般指令、一般复杂指令与复杂指令,并对复杂指令:CALL FAR、JUMP FAR、RETURN FAR、INT和IRET进行了定向功能验证,编写测试激励800余条,实现功能点覆盖率100％,发现设计错误32处.

摘要： 本文对一款X86架构处理器的复杂指令在保护模式以及长模式下进行了功能验证.通过对X86架构处理器运行模式进行分析,搭建了进入保护模式以及长模式(长模式包括兼容模式及64bit模式)的模板,为指令集在这3种模式下进行功能验证奠定基础.基于对X86指令访存次数及访存难度的研究,将指令集分为一般指令、一般复杂指令与复杂指令,并对复杂指令:CALL FAR、JUMP FAR、RETURN FAR、INT和IRET进行了定向功能验证,编写测试激励800余条,实现功能点覆盖率100％,发现设计错误32处.

摘要： 本文对一款X86架构处理器的复杂指令在保护模式以及长模式下进行了功能验证.通过对X86架构处理器运行模式进行分析,搭建了进入保护模式以及长模式(长模式包括兼容模式及64bit模式)的模板,为指令集在这3种模式下进行功能验证奠定基础.基于对X86指令访存次数及访存难度的研究,将指令集分为一般指令、一般复杂指令与复杂指令,并对复杂指令:CALL FAR、JUMP FAR、RETURN FAR、INT和IRET进行了定向功能验证,编写测试激励800余条,实现功能点覆盖率100％,发现设计错误32处.

摘要： 由被测电路自己施加测试向量的内建自测试方法把被测电路视为一种可利用的资源，而不仅仅是被测试的对象．被测电路在由外部加载了初始向量后，可通过与电路输入相连接的一些内部节点，利用反馈顺序地产生并加载一组测试向量．本文对这种技术中的分组方法和反馈节点选取方法进行了改进，提出了一种附加信息矩阵的面向多个特殊有向图的深度优先公共路径搜索方法和一种贪婪式反馈节点选取方法．对ISCAS85电路和MinTest测试集的仿真实验结果表明，本文方法可以有效减少硬件代价,并提高故障效率．

摘要： 由被测电路自己施加测试向量的内建自测试方法把被测电路视为一种可利用的资源，而不仅仅是被测试的对象．被测电路在由外部加载了初始向量后，可通过与电路输入相连接的一些内部节点，利用反馈顺序地产生并加载一组测试向量．本文对这种技术中的分组方法和反馈节点选取方法进行了改进，提出了一种附加信息矩阵的面向多个特殊有向图的深度优先公共路径搜索方法和一种贪婪式反馈节点选取方法．对ISCAS85电路和MinTest测试集的仿真实验结果表明，本文方法可以有效减少硬件代价,并提高故障效率．

摘要： 本发明公开了一种集成电路、一种该集成电路的自测试方法和一种包括该集成电路的光盘设备。该集成电路包括AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括：时钟发生器，其产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟；正弦波发生器，其产生数字形式的内部正弦波信号；减法器，其确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；PLL装置，其使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位以使内部正弦波信号与外部正弦波信号同相；和平方根计算器，其计算差分信号的平方根来产生对应于AD转换器的诊断信号。

摘要： 一种测试系统包含减法器及除法器。所述减法器经配置以接收正测试的电路的第一电压及所述电路的第二电压，且导出所述第一电压与所述第二电压之间的差。所述除法器经配置以接收所述第一电压与所述第二电压之间的所述差，且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻。所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。

摘要： 在实行功能测试和直流测试的IC测试装置中，在直流测试装置的输出端连接高电阻的电阻器，通过该电阻器的连接，即使在将直流测试装置连接到功能测试装置的状态下，也能正常操作功能测试装置，从而在功能测试的实行过程中插入直流测试，并行实行功能测试和直流测试，将直流测试装置中开关切换这样花费时间的控制在功能测试中实行，使开关切换时间不添加到测试所需的时间上，从而缩短测试时间。

摘要： 在树脂封装壳体(6)中包括在第一晶片(2)上制造的数字信号处理集成电路(8)和在第二晶片(3)上制造的数模转换电路(9)。第一外部端子(16)通过对应的主输入开关(19)被选择性地耦接到数字信号处理集成电路(8)的对应第一输入端子(10)，并且数字信号处理集成电路(8)的第一输出端子(11)通过主输出开关(23)和从输入开关(25)被选择性地耦接到数模转换电路(9)的第二输入端子(12)。数模转换电路(9)的第二输出端子(13)通过从输出开关(30)被选择性地耦接到第二外部端子(17)。开关(19、23、25、30)被构造用于通过向第一外部端子(16)中适当的一个施加测试信号并在第二外部端子(17)读取响应信号，来选择性测试在第一输入、输出端子(10，11)的可选组合和第二输入、输出端子(12，13)的可选组合之间的数字信号处理集成电路(8)和数模转换电路(9)的功能。

摘要： 本发明公开了一种集成电路、一种该集成电路的自测试方法和一种包括该集成电路的光盘设备。该集成电路包括AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括：时钟发生器，其产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟；正弦波发生器，其产生数字形式的内部正弦波信号；减法器，其确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；PLL装置，其使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位以使内部正弦波信号与外部正弦波信号同相；和平方根计算器，其计算差分信号的平方根来产生对应于AD转换器的诊断信号。

摘要： 一种测试系统包含减法器及除法器。所述减法器经配置以接收正测试的电路的第一电压及所述电路的第二电压，且导出所述第一电压与所述第二电压之间的差。所述除法器经配置以接收所述第一电压与所述第二电压之间的所述差，且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻。所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。

摘要： 在实行功能测试和直流测试的IC测试装置中,在直流测试装置的输出端连接高电阻的电阻器,通过该电阻器的连接,即使在将直流测试装置连接到功能测试装置的状态下,也能正常操作功能测试装置,从而在功能测试的实行过程中插入直流测试,并行实行功能测试和直流测试,将直流测试装置中开关切换这样花费时间的控制在功能测试中实行,使开关切换时间不添加到测试所需的时间上,从而缩短测试时间。

摘要： 本发明公开了用于测试三维集成电路晶圆的测试方法，其中所述三维集成电路晶圆包括：包括存储器芯片的存储器晶圆；以及非存储器晶圆，所述非存储器晶圆与所述存储器晶圆堆叠在一起并且包括非存储器芯片；所述测试方法包括：测试所述存储器芯片的工作温度以及所述非存储器芯片的工作温度；根据所述非存储器芯片的工作温度与对准所述非存储器芯片的存储器芯片的工作温度之间的温度差，调整对准的存储器芯片的数据刷新频率。本发明还涉及用于测试三维集成电路晶圆的测试装置和使用所述测试方法生成的三维集成电路。

摘要： 一种集成电路测试方法。所述集成电路测试方法包括：对集成电路料条上的集成电路产品进行检测；记录检测异常的集成电路产品并生成异常产品对照表；依据检测结果判断所述集成电路料条的良率是否达到预设良率；以及当所述集成电路料条的良率未达所述预设良率时，在线重新检测记录为所述检测异常的集成电路产品。

摘要： 一种集成电路测试方法，包括：接收第一集成电路封装产品；获取所述第一集成电路封装产品的影像；依据所述第一集成电路封装产品的所述影像设定基准位置；对所述第一集成电路封装产品进行电性测试；接收第二集成电路封装产品；获取所述第二集成电路封装产品的影像；依据所述第二集成电路封装产品的所述影像获取测试位置；依据所述测试位置以及所述基准位置选择性地旋转所述第二集成电路封装产品；以及对所述第二集成电路封装产品进行电性测试。