边界扫描测试

摘要： The SoC design based on IP can effectively improve the design efficiency and reduce costs,thus it is a main solution for VLSI design.SerDes,as a complex digital-analog mixed IP,can achieve high-speed data recepting and transmitting.Two improved boundary scan testing techniques are proposed,including serial testing of using boundary scan test circuit and defining SerDes as a PAD connected to the top boundary scan chain for integration testing.Based on the SMIC 40 nm process,the BS design Compiler tool of the Synopsys Company is used to implement the circuit design of the above technology.Simulation results show that the scheme is feasible and effective.%基于IP的SoC设计能够有效提高设计效率,降低成本,是当前超大规模集成电路设计的主流解决方案.SerDes作为一种复杂数模混合IP,可实现高速数据的接收与发送.文中针对SoC芯片中SerDes的PAD测试问题,提供两种改进的边界扫描测试技术,包括利用SerDes自带的边界扫描测试电路将多个SerDes进行串行测试,以及将SerDes定义为一个PAD连接到顶层边界扫描链进行集成测试.文中基于SMIC 40 nm工艺,在一款自主设计的多核SoC芯片中,应用Synopsys公司BSD Compiler工具实现了上述技术的电路设计,网表级仿真结果证明该方案的可行性和有效性.

摘要： Boundary scan test technology is one testing technology based on integrate circuit (IC) measurability design.Electrocircuit system can be tested and diagnosed by analyzing the output signal of the circuit inter testing register.The test-port of functional, inter-connect and interactional effect are provided by boundary scan test technology, so it is convenient to test complex IC.The structure, test-flow, test-port and data/instruction register prescribed by IEEE 1149.1 of the boundary scan test are personated.In the end, one testing project of Xilinx programmable memory, XCF series, based Boundary Scan Test is contrived.%边界扫描测试技术是一种基于集成电路可测性设计的测试技术,通过对集成电路内部测试寄存器输出响应的分析完成电路系统的测试及故障诊断.它提供了对器件的功能、互连及相互间影响进行测试的接口, 极大地方便了对于复杂电路的测试.文章介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,结合Xilinx公司可编程器件用配置存储器XCF系列芯片的进行基于边界扫描测试技术的测试方案设计.

摘要： 文章介绍了集成电路系统芯片（SoC）以及IP核相关理论知识，对DFT集成电路可测试性设计进行了概述，给出了几种常用IC产品的测试方法，并对以后DFT可测试性设计的发展进行了论述；提出了一种基于图像处理的多级滤波芯片DFT测试进行分析，给出了DFT Compiler软件实验验证报告，有效地提高了测试覆盖率。%This paper introduces the integrated circuit system on chip (SOC) and IP related theoretical knowledge, on the DFT integrated circuit can be design for testability are outlined, gives several commonly used IC product test methods and of DFT can be the development of design for testability are discussed; puts forward a test based on the analysis of image processing of multilevel iflter chip DFT, given the DFT compiler software for experimental validation report, effectively improves the test coverage.

摘要： 针对边界扫描中的测试生成问题,研究了一种SVF文件解析器;通过解析SVF文件,生成符合JTAG时序的测试信号,包括TCK、TMS、TDI以及预期的TDO值,这些测试信号可直接与被测系统相连,控制边界扫描测试过程;为方便查找与参数信息共享,将编译信息分类存入嵌入式开源SQLite数据库中;最后利用CY7C68013通过并口方式验证SVF解析器产生的测试信号;验证结果表明,所设计的SVF解析器可正确解析SVF文件,产生符合JTAG时序的测试信号,符合边界扫描测试生成要求.

摘要： 互连测试是边界扫描技术的主要内容之一,在分析IEEE1149.1的基础上,给出一种基于嵌入式开源数据库SQLite的边界扫描测试系统中互连测试矢量生成的设计;利用SQLite数据库中存储的被测电路的扫描链路信息和器件等信息,得到扫描粗链并进一步形成扫描细链;利用可测网络信息结合测试算法产生测试矢量;最终将测试矢量在扫描细链上对扫描单元赋值即得到扫描链的互连测试矢量集;测试结果表明,该设计可快速生成测试矢量而缩短测试时间,具有较好的应用前景.

摘要： 2015年5月15日，北京——是德科技公司（NYSE ：KEYS）日前宣布，Solution Sources Programming Inc .（SSP）通过使用单机 Keysight x1149边界扫描分析仪或与 Keysight i3070在线测试系统搭配使用，已经在边界扫描测试上有所突破。

摘要： 北京一是德科技公司（NYSE：KEYS）日前宣布，Solution Sources Programming Inc．（SSP）通过使用单机Keysightxl149边界扫描分析仪或与Keysighti3070在线测试系统搭配使用，已经在边界扫描测试上有所突破。SSP是一家全面测试与测量解决方案的供应商。

摘要： Now there are a few new problems for soldering ifne-pitch QFP: how to solve compatibility problem during soldering lead-free QFP with lead solder? How to remove the oxide layer on the leads of ifne-pitch QFP? How to solve the shorting problem of ifne-pitch QFP with laser soldering technology? How to remove white residue between leads of ifne-pitch QFP with laser cleaning? and how to test PCB assemblies with boundary scan test technology? Introduce some new processes and methods to solve these problems in detail, it is proved that these methods are very effective.%细间距QFP的焊接技术发展到今天，遇到了一些新问题，如当无铅QFP和有铅焊料混装时，如何解决兼容性的问题，如何去除细间距QFP引脚上的氧化层，如何用激光焊接解决细间距QFP焊接的短路问题，如何用激光清洗的方法去除细间距QFP引脚之间的白色残留物，以及如何对印制板组件进行边界扫描测试等。详细介绍了解决这些问题的新工艺、新方法。实践证明，这些方法都是非常有效和切实可行的。

摘要： “魂芯一号”（BWDSP100）芯片是一款性能优越的高端 DSP处理器，适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片 BWDSP100芯片和2片 ALTERA 公司的高端 FP-GA 芯片设计的某雷达信号处理机，用边界扫描测试技术设计了 TPS（Test Project Set），以验证 BWDSP100芯片的可测试性。同时对该雷达信号处理机的 DDR2、FLASH 等外围芯片进行了测试有效性验证。经过验证，不仅 BWDSP100芯片具有较好的可测试性设计，外围芯片的测试效果也很好，使得该雷达信号处理机有较高的故障覆盖率。%The HunXin-1(BWDSP100)chip is a high performance IC chip.It is widely used in military field such as radar signal processing,electronic countermeasure,precision-guided weapons,communication support.We have used boundary-scan technology to design a test project set(TPS)for a radar signal process-ing board based on four BWDSP100 chips and two FPGA(ALTERA).We were supposed to verify the test-ability of BWDSP100 chip and we have found that the BWDSP100 chip has good testability.And the testabili-ty of DDR2 chips and FLASH on the signal processing board is also verified.The radar signal processing board using the BWDSP100 chip has a high fault coverage.

摘要： 在边界扫描测试技术中,由BS器件和非BS器件主成的逻辑簇测试是研究的难点问题,文章介绍了高效、简明、移植性好的TCL语言,在深入研究边界扫描簇测试原理的基础上,以实现逻辑簇测试为目的,采用了TCL嵌入C++的方法实现测试用例的脚本化,完成了基于TCL语言的Cluster测试脚本设计;通过对数字电路实验板的测试结果分析,得到了使用TCL脚本语言与C++联合编程能够实现簇测试,并且可以提高边界扫描测试软件工作效率的结论,具有较好的应用前景.

摘要： IEEE1149.4为混合信号的测试提供了一项标准，同时也提供了一种重要的可测试性设计(DFT)技术，该技术不仅可以测试芯片或PCB之间的管脚连接是否存在故障，还可以测试芯片的逻辑功能。文章以IEEE1149.4标准为基础，结合混合信号边界扫描测试系统进行了测试验证，完成对混合信号电路的参数测试。

摘要： 边界扫描是一种正在被人们普遍接受的可测试性设计技术，在电子设备测试与故障诊断中发挥着越来越重要的作用。本文介绍了基于VXI测试总线的板级边界扫描测试仪软件的测试功能、工作原理，通过实例来验证软件的可测试性设计。

摘要： 系统级封装(SiP)是一种先进封装和系统集成技术,是未来电子产品小型化和多功能化的重要技术手段之一.由于国内SiP模块厂家设计、生产水平不一,导致其可测试性和测试覆盖率无法保障.本文介绍了边界扫描测试和内建自测试这两种业界发展比较成熟的可测性设计手段,详细描述如何在集成电路测试系统上实现SiP模块数字模块的测试.

摘要： 简要介绍了高级数字网络的边界扫描测试标准IEEE 1149.6，并根据该标准定义的测试结构对差分电路的测试方法进行研究，提出了一种差分测试向量生成和故障诊断的方法。最后利用我公司开发的边界扫描测试系统进行了测试验证，结果表明1149.6可以很好的测试差分电路中的各种故障。

摘要： 根据对空指挥镜的结构特点,应用边界扫描测试、数字电路在线测试、节点电压测试等多种测试方法,全面检测了对空指挥镜的光学性能、光电性能和电路性能.设计了对空指挥镜智能检测仪的硬件系统,并给出了软件系统的功能框图,使系统具备了数据分析和故障诊断能力.所设计的检测仪技术先进、使用可靠,故障诊断的覆盖率与符合率均达到了90%以上.应用该检测仪可有效地提高部队技术维护和小修的能力,实现设备的全寿命质量监控.

摘要： 介绍基于PCI总线的JTAG控制器的设计,提供了从硬件到驱动程序的解决方案,解决了边界扫描测试标准中十六个状态机的自动控制、具有JTAG口的器件的BSDL文件的自动解析,实现了边界扫描测试技术在ATE中的集成。PCI-JTAG控制器已应用于板级电路的边界扫描测试,因有其便捷的虚拟仪器软面板和通用的函数接口,在自动测试领域里有广泛的应用环境。

摘要： 针对电子功能模件可测性设计实际实现的具体需要,本文以支持IEEE1149.4混合电路边界扫描测试的芯片STA400作为典型元件。阐述其基本内核功能和边界扫描功能的操作原理、应用方式和试验方法,并在测试其实际性能的基础上,提出了对该元件具体使用的看法,提供了颇有参考价值的试验结果。

摘要： 通过对边界扫描测试技术的研究,提出了在BS芯片与非BS芯片之间判断故障的一种方案,设计并实现了能够判断出连线故障的连通测试软件和硬件,并且在S3C2410板上进行了验证.

摘要： 本文提出一种基于JTAG边界扫描实现的对DSP芯片进行仿真调试的结构.该结构使用DSP的主机口访问芯片内部的断点模块,设置硬件断点和单步操作,同时访问芯片的所有存储空间,满足对DSP芯片的仿真调试要求,并且由于使用JTAG边界扫描,避免了占用芯片内部资源,可以从JTAG端口处得到CPU状态和系统状态.模拟和芯片应用结果表明,该仿真调试结构在银河飞腾系列DSP芯片上有效地实现断点执行和单步调试,满足芯片设计者在调试过程中的需求.

摘要： 本文提出一种基于JTAG边界扫描实现的对DSP芯片进行仿真调试的结构.该结构使用DSP的主机口访问芯片内部的断点模块,设置硬件断点和单步操作,同时访问芯片的所有存储空间,满足对DSP芯片的仿真调试要求,并且由于使用JTAG边界扫描,避免了占用芯片内部资源,可以从JTAG端口处得到CPU状态和系统状态.模拟和芯片应用结果表明,该仿真调试结构在银河飞腾系列DSP芯片上有效地实现断点执行和单步调试,满足芯片设计者在调试过程中的需求.

摘要： 本发明公开了一种用于智能卡测试的边界扫描系统及边界扫描模块，边界扫描系统包括：边界扫描模块、一个或多个智能卡芯片专用16位CPU、地址数据总线和一个或多个存储器，所述边界扫描模块与智能卡芯片专用16位CPU连接，用于通过选择信号和中断信号控制智能卡芯片专用16位CPU，通过智能卡芯片专用16位CPU与存储器进行数据交互；所述边界扫描模块还通过地址/数据总线与存储器相连，用于直接与存储器进行数据交互。本发明可同时检测智能卡芯片专用16位CPU内部各种存储器，且具有高安全性；可以直接控制CPU，检测CPU各条指令，支持单步执行和断点测试。

摘要： 本发明公开了一种基于边界扫描技术的FLASH器件边界扫描加载方法，该方法至少包括以下几个步骤：1)将电路板上所有的边界扫描器件连成一条扫描链，并引出边界扫描接口；2)将扫描链上与FLASH器件编程相关的边界扫描器件通过信号线与一个至少包括一个FLASH器件的大非边界扫描逻辑簇相连；3)编写FLASH器件编程脚本，设定FLASH器件相关引脚和扫描链上与FLASH器件编程相关的边界扫描器件引脚的对应关系；4)通过扫描链将编程指令和数据施加到FLASH器件进行加载。

摘要： 本发明公开了一种用于智能卡测试的边界扫描系统及边界扫描模块，边界扫描系统包括：边界扫描模块、一个或多个智能卡芯片专用16位CPU、地址数据总线和一个或多个存储器，所述边界扫描模块与智能卡芯片专用16位CPU连接，用于通过选择信号和中断信号控制智能卡芯片专用16位CPU，通过智能卡芯片专用16位CPU与存储器进行数据交互；所述边界扫描模块还通过地址/数据总线与存储器相连，用于直接与存储器进行数据交互。本发明可同时检测智能卡芯片专用16位CPU内部各种存储器，且具有高安全性；可以直接控制CPU，检测CPU各条指令，支持单步执行和断点测试。

摘要： 本发明涉及边界扫描测试领域，一种多链边界扫描测试系统，在测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间，设置有选择开关，所述选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。一种多链边界扫描测试方法，包括以下步骤：a、选择欲测试的边界扫描链；b、在测试终端上加载测试信号；c、接收测试响应。采用本发明的测试方法，可以灵活地实现一条和多条的边界扫描菊花链的测试，同时可实现多条和一条边界扫描菊花链的测试之间的转换。解决了只能采用单一的方式来测试单链或者多链的问题。

摘要： 本发明涉及边界扫描测试器件及测试方法。一种边界扫描测试控制器，其特征在于包括：PCI从设备接口模块、存储器控制接口模块，边界扫描控制接口模块与存储器控制接口模块和PCI从设备接口模块通过数据线相连。一种边界扫描测试方法，包括：a.测试终端将测试数据存储到存储器中；b.将存储器中的数据输出到被测板的测试接口；c.将从被测板采样的数据保存到存储器中；d.判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；e.测试终端从存储器中读取返回数据。本发明由于采用PCI接口进行数据传输，能适应于通用计算机；同时，采用本发明提供的设计方法测试信号速率高，有利于提高测试速度。

摘要： 本发明公开了一种符合边界扫描标准的扫描子链型测试结构，包括矢量配置模块、响应聚合模块，矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接，矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接，各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接，响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接。本发明同时公布了符合边界扫描标准的扫描子链型测试方法，以及扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用。本发明既能满足标准又能满足扫描子链测试结构的需要，减少了边界扫描测试移位过程中的位通过率，进而降低了边界扫描测试的功耗。

摘要： 本发明涉及边界扫描测试器件及测试方法。一种边界扫描测试控制器，其特征在于包括：PCI从设备接口模块、存储器控制接口模块，边界扫描控制接口模块与存储器控制接口模块和PCI从设备接口模块通过数据线相连。一种边界扫描测试方法，包括：a.测试终端将测试数据存储到存储器中；b.将存储器中的数据输出到被测板的测试接口；c.将从被测板采样的数据保存到存储器中；d.判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；e.测试终端从存储器中读取返回数据。本发明由于采用PCI接口进行数据传输，能适应于通用计算机；同时，采用本发明提供的设计方法测试信号速率高，有利于提高测试速度。

摘要： 本发明涉及边界扫描测试领域，一种多链边界扫描测试系统，在测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间，设置有选择开关，所述选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。一种多链边界扫描测试方法，包括以下步骤：a、选择欲测试的边界扫描链；b、在测试终端上加载测试信号；c、接收测试响应。采用本发明的测试方法，可以灵活地实现一条和多条的边界扫描菊花链的测试，同时可实现多条和一条边界扫描菊花链的测试之间的转换。解决了只能采用单一的方式来测试单链或者多链的问题。

摘要： 本发明公开了一种符合边界扫描标准的扫描子链型测试结构，包括矢量配置模块、响应聚合模块，矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接，矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接，各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接，响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接。本发明同时公布了符合边界扫描标准的扫描子链型测试方法，以及扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用。本发明既能满足标准又能满足扫描子链测试结构的需要，减少了边界扫描测试移位过程中的位通过率，进而降低了边界扫描测试的功耗。

摘要： 本发明公开了一种提高边界扫描测试的脚位测试涵盖率系统及其方法，边界扫描互连测试工作站分别与第一测试针板以及第二测试针板形成电性连接，边界扫描互连测试工作站自第一测试针板得到待检测测点对应的检测信号，并依据检测信号判定是否导通，边界扫描互连测试工作站通过第二测试针板得到待检测电路板的边界扫描元件的边界扫描互连测试结果，边界扫描互连测试工作站将检测信号的导通判定结果与边界扫描互连测试结果统整并生成检测结果，借此可以达成提高边界扫描测试的脚位测试涵盖率的技术效果。