DDR400

摘要： 现在手里有DDR333 256MB内存两根，DDR400 512MB内存一根，我是将两根DDR333内存组成双通道好，还是将DDR333和DDR400混搭以提高内存容量好？主板是Intel D865PCD，我该如何取舍？

摘要： 电脑的主板是磐正8HMM，内存是两根金士顿DDR400 512MB内存。现在的问题是不能同时插两根内存，否则会在开机刚出现自检画面就卡住不动，我查了一下，两根内存的生产日期都一样，请问该怎么解决？

摘要： 故障一：朋友电脑的配置如下：P42．4BGHz华擎845PE主板、KinMax DDR400 256MB内存、Geforce4 MX440—8x显卡、希捷7200．780GB硬盘、16×DVD—ROM、长城250S电源，安装Windows XP系统，一直运行良好。近日安装摄像头和麦克风时出现问题，首先接上摄像头系统提示找到新硬件，安装驱动程序及相关软件。重启机器时顺便插上耳麦，一会儿Windows启动的声音从耳麦中传出。

摘要： 朋友电脑的内存只有256MB，计划将之升级一下，新买了一根DDR400 256M的内存，自行拆开机箱安装，装好后开机，电脑报警，同时闻到一股糊味，无法正常启动。打电话向我求救，赶到一看，原来是内存插反了，内存槽上有两处烧毁的痕迹，难怪电脑无法启动。这也是DDR一代内存的BUG，安装内存的时候是有方向性的，以前的老式SD内存PCB板上有两个缺口，如果插反的话是无法插进去的。而DDR一代内存PCB板上只有一个缺口，而且缺口两边的距离差不多，稍用力，即使插反也可以将内存插到槽中，开机后就会引起短路而将内存和插槽烧毁。

摘要： UMAX自2005年开始布局动态内存产品（SDRAM）以来，已经逐步成功建立了Castor全产品线。近日发表了最新800MHz的Castor DDR2个人计算机记忆模块，本次推出的Castor系列产品有适用于个人电脑的LONGDIMM、及笔记本电脑的SODIMM两种，其中SODIMM频率有DDR400、DDRII667、DIMM频率有DDR400、DDRII 533：256MB、512MB、1GB三种规格的产品容量。Castor系列除了可在Intel CoreSoIo／Duo平台使用外．更支持最新AMD sock-et AM2平台．并且通过多家知名桌上型记型计算机主机板的兼容性测试。

摘要： 笔者最近替朋友新攒了一台电脑，具体配置如下：AMD64位ATHLON 3000＋处理器，主板为磐正NF4标准版，搭配两条金邦千禧条256M DDR400内存，硬盘为160GB SATA串口，显卡为七彩虹X1600PRO。装完机器并安装好操作系统和一些常用的软件游戏后，便送到了朋友家中，刚送去没多长时间，朋友就反映电脑出问题了。

摘要： 小弟绝对是菜鸟一族．去年7月重新配了一台电脑．用的基本上都是当时流行的配件。基本配置如下：P4 2.8GHz CPU，Intel865pe主板、威刚512MB DDR400×2内存、丽台．A350XH（5900XT）显卡．希捷酷鱼120GB（7200转8M）SATA硬盘。

摘要： 去年受不了电脑的龟速．到电脑市场购入Barton2500＋CPU，七彩虹龙战士CN400（NF2芯片）主板和七彩虹Radeon9600SE显卡．并在保留原有的一根HYDDR333 256MB内存基础上，又添置一根Kingston DDR400 256MB内存构建双通道系统．其他均保留原有配件。这四大件在电脑公司测试．不加电压CPU稳上200MHz外频．笔者一阵欢喜，淘到一块超频能力挺强的CPU。

摘要： 前些天，笔者帮朋友买了一台机器．主要配置为：CeferonD 330J（LGA775接口）CPU，顶星TM-915PL主板，小影霸X300SE显卡、Kingston DDR400 256MB×2内存和希捷酷鱼7200．7 80GB（串口／8MB）硬盘等。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明提供了一种DDR控制系统及DDR存储系统，以集成在同一片上系统中的MCU内核和FPGA内核组成的SoC架构为基础，基于FPGA内核中的逻辑资源来实现MCU和片外DDR存储器之间的DDR控制系统，该DDR控制系统为片内DDR控制系统，包括MCU总线映射模块、DDR数据缓存模块以及DDR控制器模块，且基于FPGA可编程的特点，实现DDR控制器模块的数量以及MCU总线映射模块映射出的子系统总线的数量可以动态调整，用户可以动态配置MCU外部的DDR控制器模块的数量，并进一步通过DDR控制器模块动态配置所接入的片外DDR存储器，以达到片外DDR存储器的功能和数据动态可配的目的，提高了MCU的扩展性和易用性，有助于用户快速应用DDR存储器。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明提出了一种DDR控制器及DDR数据刷新控制方法，其中，DDR控制器包括：温度采集模块，配置用于采集DDR的环境温度信息；ECC模块，配置用于统计DDR读写数据的误码率，并与预设的误码率阈值进行比较以生成对应的刷新频率指令；刷新决策模块，配置用于根据DDR的环境温度信息以及预设的温度阈值确定DDR的工作状态；以及接收来自ECC模块的对应的刷新频率指令，并结合DDR的工作状态确定是否执行对应的刷新频率指令，并更新DDR的刷新频率；寄存器组模块，配置用于存储DDR的工作状态、误码率以及DDR的刷新频率。本发明通过综合DDR控制器的工作状态及在当前工作作态下的误码率而动态的提升或降低刷新频率，能够在保证DDR的可靠性的基础上充分发挥DDR控制器的读写能力。

摘要： 本发明是一种FGPA控制的DDR映射多个DDR_FIFO实现系统及方法。本发明涉及数字通信领域技术领域，本发明为了解决FPGA内高速数据缓存通道数量固定的问题，实现当DDR能够满足多个数据通道的总带宽和总缓存容量时，用户可根据缓存通道数量创建相应数量的DDR_FIFO，每个DDR_FIFO映射DDR中的一段地址，可根据需求调整每个DDR_FIFO缓存容量，DDR_FIFO的数据输入和输出都具有异步时钟，用于解决数据跨时钟域的问题，使用方式和FPGA内的FIFO相同，有效提高FPGA开发效率和硬件利用率。

摘要： 本申请公开了一种兼容DDR3、DDR4标准接收端的内部参考电压电路。该电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C0,N＝8；所述DAC电路，用于根据所述2N位量化码和输出控制码C0产生DDR3或DDR4标准接收端所需要的参考电压；所述驱动电路，用于驱动所述DAC电路产生的所述参考电压到DDR3或DDR4标准接收端的参考电压输入端。本申请提供的上述参考电压电路结构简单，输出调节范围宽，抗干扰能力强，并能根据需要选择输出DDR3或DDR4标准接收端所需的参考电压。

摘要： 本实用新型公开一种兼容DDR1、DDR2和DDR3的电荷泵电源，包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本实用新型能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本申请公开了一种支持DDR3和DDR4标准接收端的内部参考电压电路。该电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C